第三章 思考题与习题解答 3-1 判断图题3-1所示电路中三极管的工作状态？
+12V 1k? ?=50
50k?
+6V （a）
（b） 图题3-1 30k? ? 3k? ?=20
15k? 51k? －6V （c）
+5V +15V 2k? ?=30
解：（a） 放大工作状态 （b） 饱和工作状态 （c） 截止工作状态 3-2 怎样判断与“非门”能带动同类型门的个数？
解：将TTL“与非”门的输出端能驱动同类“与非”门的最大数目称为扇出系数，用N0表示。由于门电路的驱动能力在输出高电平和低电平时是不同的，可近似计算如下：
NOL?IOL(max)IILIOH(max)IIH?16?14.5 1.1NOH?0.4?10?3??10 ?640?10故一般的74系列TTL“与非”门的扇出系数N0?10。
3-3 “与非”门三个输入端的波形如图题3-3所示，画出其输出端的波形。
A A
B Y C B C Y
图题 3-3
3-4 试分别指出TTL“与非”门的下列接法会造成什么后果，并说明原
因：
⑴ 输出端接地；
⑵ 输出端接+5V电源；
⑶ 两个普通“与非”门的输出端短接。
解：⑴ 无论输出高、低电平，输出始终为低电平。则无法实现“与非”逻辑功能。
⑵ 无论输出高、低电平，输出始终为高电平。则无法实现“与非”逻辑功能。
⑶一般的TTL“与非”门是不允许将输出端直接连接在一起的。因为，TTL“与非”门的输出电阻很小，不论在“与非”门导通还是截止状态，其输出电阻都在几欧姆到几十欧姆之间，若将它们的输出端直接相连，则当一个“与非”门输出高电平而另一个“与非”门输出低电平时，从电源
将有一个很大的电流从截止“与非”UCC到地之间则会形成一条低阻通路，
门的T4管流到导通“与非”门的T5管，这个电流不仅会使导通“与非”门的输出低电平抬高，甚至会因功耗过大而把两个“与非”门都损坏。
3-5 有两个相同型号的TTL“与非”门，对它们进行测试的结果如下： ⑴ 甲的开门电平为1.4V，乙的开门电平为1.5V； ⑵ 甲的关门电平为1.0V，乙的关门电平为0.9V。
试问在输入相同高电平时，哪个抗干扰能力强？在输入相同的低电平时，哪个抗干扰能力强？ 解：高电平噪声容限：
UNH?UOH(min)?UON 甲的开门电平小，所以甲在输入高电平时的抗干扰能力强；
低电平噪声容限：
所以甲在输入低电平时的 UNL?UOFF?UOL(max) 甲的关门电平大，抗干扰能力强。
3-6 试说明下列各种门电路中哪些可以将输出端并联使用（输入端的状态不一定相同）。
⑴ 具有推拉式输出级的TTL电路； ⑵ TTL电路的OC门； ⑶ TTL电路的TS门； ⑷ 普通的CMOS门；
⑸ 漏极开路输出的CMOS门； ⑹ CMOS电路的TS门。
解：⑵ TTL电路的OC门；⑸ 漏极开路输出的CMOS门；可以将输出端并联使用，并实现“线与”逻辑功能。
3-7 计算图题3-7电路中上拉电阻RL的阻值范围。其中G1、G2、G3是74LS系列OC门，输出管截止时的漏电流ICEO?100?A，输出低电平UOL?0.4V时允许的最大负载电流ILM?8mA。G4、G5、G6为74LS系列“与非”门，
UCC=5V
? G1 RL ? G2 ? ? ? G5 G4 ? G3 G6 图题3-7
该门的输入电流为IIL??0.4mA、IIH?20?A。要求OC门的输出高、低电平应满足UOH?3.2V、UOL?0.4V。 解：
RL(max)?UCC?UOH(min)nICEO?mIIH?5?3.23?100?10?6?9?20?10?6
?3.75k?UCC?UOL(max)5?0.4 RL(min)???0.676k?
IOL(max)?m?IIL8?3?0.4 ?3.75k??RL?0.676k?
3-8 计算图题3-8电路中的反相器GM能驱动多少个相同类型的反相器？要求GM输出的高、低电平符合UOH?3.2V，UOL?0.25V。所有的反相器
IIH?20?A，均为74LS系列TTL电路，输入电流IIL??0.4mA，UOL?0.25V时输出电流的最大值IOL(max)?8mA，UOH?3.2V时输出电流的最大值为（GM的输出电阻可忽略不计） IOH(max)??0.4mA。解：
GM UI ? G1 NOL?NOH?IOL(max)IILIOH(max)IIH?8?200.40.4?10?20
20?10?6?3
? G2 ?
Gn 3-9 OC门是具有什么逻辑功能的门电路？它有什么特点和用途？图题 3-8
解：OC门是集电极开路的“与非”门，是把“与非”门电路的推拉式输出级改为三极管集电极开路输出。所以具有“与非”门的逻辑功能。
?时才能正常工作，?OC门只有在外接上拉电阻RL和电源UCC而电源UCC的电压既可与门电路本身的电压UCC相同，也可以不同。
OC门的最大特点是允许将输出端直接连在一起，以实现“线与”功能。 3-10 图题3-10中均为CD4000系列CMOS门电路，试指出各门电路的输出是高电平还是低电平？
UDD
Y1
10k?
UDD
UIH
? Y2
10k?
Y3
? 图题 3-10
解：Y1为高电平；Y2为低电平；Y3为低电平。
[注：只有TTL门电路当输入端通过一个大电阻（10??）接地时，才会出现反电平现象。]
3-11 用三态门实现“线与”（即总线结构）时，为什么要求在任何时间只能有一个门工作？
解：三态门的输出结构与普通门电路一样，例如TTL三态“与非”门，仍然是推拉式输出结构，若在一时刻，两个门同时工作，其输出电平又不一样，从电源UCC到地之间则会形成一条低阻通路，将有一个很大的电流从截止的TTL三态“与非”门的T4管流到导通TTL三态“与非”门的T5管，这个电流不仅会使导通TTL三态“与非”门的输出低电平抬高，甚至会因功耗过大而把两个TTL三态“与非”门都损坏。
3-12 图题3-12中给出TTL系列门电路的三种逻辑图，试改正图中错误，使之满足输出函数表达式。
UCC
A B
? ? Y1
C
相关推荐：
loading