基于EDA的FIR滤波器的设计

第三章 EDA技术和可编程逻辑器件

3.2.2 硬件描述语言VHDL

硬件描述语言（HDL， Hardware Description Language）是EDA技术的重要组成部分，常用的硬件描述语言有VHDL, Verilog，ABEL等，VHDL是EDA技术的主流硬件描述语言之一，也是本文涉及所采用的硬件描述语言。

VHDL的英文全名是Very High Speed Integrated Circuit Hardware Description Language,诞生于1982年。1987年VHDL呗IEEE和美国国防部确认为标准硬件描述语言。自IEEE公布了VHDL(IEEE-1076)的标准版本之后，各EDA公司相继推出了自己的VHDL设计环境，或宣布自己的设计工具可以喝VHDL接口。此后VHDL在电子设计领域得到广泛的接受，并逐步取代了原有的非标准化硬件描述语言。1993年，IEEE对VHDL进行了修改，从更高抽象层次和系统描述能力上扩展了VHDL的内容，公布了新版本的VHDL即IEEE标准的1076-1993，又得到了众多EDA公司的支持，在电子工程领域，已经成为事实上的通用硬件描述语言。有专家语言在新的世纪中，VHDL和Verilog将承担起全部的数字系统设计任务。

VHDL主要用于描述数字系统的结构、行为、功能和接口。除了含有很多硬件特征的语句外，VHDL的风格和语法十分类似于一般的计算机高级语言。VHDL的程序结构特点是将一项涉及实体分为外部和内部，外部是可视的，是端口，内部是不可视的，是内部功能和算法的完成部分。在对一个涉及实体定义了外部界面后，一旦其内部开发完成以后，其他的设计就可以直接调用这个实体，这种设计就可以直接调用这个实体。这种将设计实体分为内外部分的概念是VHDL系统设计的基本点。应用VHDL进行工程设计的优点是多方面的，具体如下：

（1）支持从系统到门级电路的描述，同时也支持多层次的混合描述：描述形式可以是结构描述，也可以是行为描述，或者二者兼而有之。VHDL支持从上到下的设计，也支持从下到上的设计，支持模块化设计，也支持层次化设计。

（2）VHDL具有丰富的仿真语句和库函数，在设计早期，即尚未完成设计时，就可以就能查验设计系统的功能可行性，随时可对设计项目进行仿真模拟。也就是在远离门级的较高层次上进行模拟，使设计一者在设计早期就能对整个设计项目的结构和功能的可行性做出决策。

（3）VHDL具有行为描述能力和程序结构，能支持大规模设计的模块分解和已有设计模块的再利用功能。VHDL中设计实体的概念、程序包的概念、设计库的概念都为大型设计项目的分解和并行工作提供了有利的支持。这一点符合大规

23

电子科技大学成都学院本科毕业设计论文

模电子系统的高高效设计完成必须由多人甚至由多个开发组共同并行工作才能实现的市场需求。

（4）用VHDL完成的一个确定的设计项目，在EDA工具的支持下，编译器将VHDL所表达的电路功能自动的转换为文本方式表达的基本逻辑元件连接图—网表文件。应用EDA工具的逻辑优化功能，可以自动的吧一个综合后的设计项目变为一个更小、更高速的电路系统。反过来，设计者还可以从综合和优化后的电路获得设计信息，反馈区更新修改VHDL设计描述，使之更加完善。

（5）VHDL对设计项目的描述具有独立性，实际设计者可以在不懂硬件结构，不知最终实现的目标器件为何的情况下，而进行独立的设计。正是因为VHDL的硬件描述与具体的工艺技术和硬件结构无关，VHDL的设计项目的目标硬件器件具有广阔的选择范围，其中包括各系列的GPLD，FPGA及各种门阵列器件。

（6）VHDL具有类属描述语句和子程序调用等功能，对于已完成的设计项目，在不改变源程序的条件下，只需改变类属参数或函数，就能轻易改变设计项目的规模和结构。

3.3 基于EDA技术的“自顶向下”的设计方法

与传统的设计方法不同，基于EDA技术则是“自顶向下”的设计方法，即将数字系统以适当的方式分为多层子系统，然后用硬件描述语言设计这些子系统，再通过逻辑接口的设计实现子系统的连接，具体的电路细化工作是在EDA平台上由计算机完成的。这些设计方法和具体的硬件无关，设计者可将精力集中在设计项目性能的提高和成本的将地上，具体的硬件实现用PLD来完成，极大地提高设计效率。“自顶而下”的设计方法的优越性表现为：

（1）顶层的功能描述可以完全独立于目标器件的结构。在设计的最初阶段，设计人员可不受芯片结构的约束，集中精力对产品进行最适合市场需求的设计，从而避免了传统方法中的再设计风险，缩短了产品的上式周期。

（2）设计成果的再利用可以得到保证。现代电子产品的开发和生产正向着模块化发展，向着软硬核组合发展。对于以往成果的设计成果稍作修改、组合就能投入再利用，同时还能以IP核的方式存档。

（3）采用了结构化的克服手段。一旦主系统的基本功能结构得到确认，即可

24

第三章 EDA技术和可编程逻辑器件

以实现多人多任务的并行工作，使设计规模和效率大幅度提高。

（4）在选择实现系统的目标器件的类型、规模、硬件结构等方面有更大的自由度。

3.4 基于EDA技术的电子电路设计流程

以目标器件为FPGA的VHDL设计为例，其设计流程如图3.1所示，具体说明如下：

图3.1 EDA设计流程 图 3-1 EDA设计流程

（1）设计输入。将电路系统以一定的方式输入给计算机。设计输入有2种方法最为常用----图形输入法和HDL文本输入法，其中HDL文本输入是最基本、最有效、最通用的输入方法。

25

电子科技大学成都学院本科毕业设计论文

（2）综合。也称逻辑综合，综合就是将一种设计表示转换为另一种设计表示的过程，EDA技术的综合是在计算机软件中自动完成的。当输入的HDL 文件在EDA 中检测无误后，首先面临的是逻辑综合，因此要求HDL源文件中的语句都是课综合的。在综合之后产生多种形式的网表文件，如EDIF，VHDL，Verilog等标准形式，在这种网表文件中用各自的格式描述电路的结构。

综合器的功能是将设计者在EDA平台上的设计输入文件，依据给定的硬件结构和约束控制条件进行编译、优化、转换盒综合，最终获得门级电路甚至是更底层电路描述文件---网表文件。

综合器是软件描述与硬件实现的一座桥梁。综合过程就是将电路的高级语言描述转换成低级的、可与FPGA/CPLD的门阵列基本结构相映射的网表文件。

（3）适配。适配器也称结构综合器。适配器的功能是将综合器产生的网表文件配置于指定的目标器件中。使之产生最终的下载文件，如JEDEC格式的文件。适配所选用的目标器件（FPGA/CPLD芯片）必须属于原综合器指定的目标器件系列。适配完成后，可以利用适配产生的仿真文件做精确的时序仿真。

（4）时序仿真和功能仿真。逻辑设计仿真测试技术是EDA技术中最为瞩目的功能。使得在设计的早期，就能对整个设计项目的结构和功能的可行性做出决策。

仿真就是让计算机根据一定的算法和一定的仿真库对EDA设计进行模拟，以验证设计、排除错误。仿真功能由EDA工具直接提供，一般有2种不同级别的仿真技术-----时序仿真和功能仿真。

时序仿真，就是接近真实器件运行特性的仿真，仿真文件中包含了器件硬件特性参数，如时间延时等，仿真精度高。

功能仿真，就是直接对设计输入的逻辑功能进行测试模拟，以了解其功能是否满足原设计要求的过程。不涉及具体器件的硬件特性。

（5）编程下载。将适配器产生的下载/配置文件，通过编程器和编程电缆向FPGA/CPLD进行下砸，按照下载1配置文件来重构FPGA/CPLD的内部硬件时，一个专用集成电路就诞生于设计者手中。

（6）硬件的测试检验。对目标器件的工作情况进行实际测试，并作出最终的检验。本文的FIR滤波器的设计就是EDA技术支持下的成果。

26