（5）．按原理图选择与非门并接线进行测试，将测试结果记入衰2．4，并与上表进行比较看逻辑
功能是否一致．
4．测试用异或、与或和非门组成的全加器的逻辑功能。全加器可以用两个半加盟和两个与门一
个或门组成在实验中，常用一块双异或门。 一个与或非门和一个与非门实现。
（1）．画出用异或门、与或非门和非门实现全加器的逻辑电路图，写出逻辑表达式。 （2）．找出异或门、与或非门和与门器件按自己画出的图接线．接线时注意与或非门中 不用的与门输入端接地。 （3）．当输人端Ai、Bi及C
辑状态填人下表．
Ai 0 0 1 1 0 0 1 1
输入端 Ai Bi C输出端 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 Bi 0 1 0 1 0 1 0 1 C 表2．4 i?1；为下列情况时．用万用表测量Si和Ci的电位并将其转为逻
i?10 0 0 0 1 1 1 1 Ci Si i?1Ci Si
五、实验报告
1．整理实验数据、图表并对实验结果进行分析讨论。 2．总结组合逻辑电路的分析方法。
9
实验三 触发器（一）R—S，D，J—K 一、实验目的
1．熟悉并掌握R—S、D、J—K触发器的构成，工作原理和功能测试方法． 2．学会正确使用触发器集成芯片． 3．了解不同逻辑功能FF相互转换的方法． 二、实验仪器及材料 1．双法示波器
2．器件 74LS00 二输人端四与非门 1片 74LS74 双 D触发器 1片 74LSllZR J—K触发器 1片 三、实验内容
1．基本R—SFF功能测试：
两个TTL与非门首尾相接构成的基本R—SFF的
电路如图3．1所示．
（1）试按下面的顺序在Sd，Rd端加信号： Sd=0 Rd=1 Sd=1 Rd=1
Sd=1 Rd=0 图 3.1 基本 R—S FF电路
Sd=1 Rd=1
观来并记录FF的Q、Q端的状态，将结果填入下表3。1中，并说明在上述各种输入状态下FF执行的是什么功能？
表3．1 Sd 0 1 1 1
Rd 1 1 0 1 Q Q 逻辑功能 （2）Sd端接低电平．Rd端加脉冲。 （3）Sd端接高电子．Rd端加脉冲。 （4）连接Rd、Sd，并加脉冲
10
记录并观察（2）、（3）、（4）三种情况下，Q，Q端的状态．从中你能否总结出基本R一SFF
的Q或Q端的状态改变和输人端Sd，Rd的关系。
（5）当Sd、Rd都接低电平时，观察Q、Q端的状态。当Sd、Rd同时由低电平跳为高电平时，
注意观察Q、Q端的状态，重复 3～5次看 Q、Q端的状态是否相同，以正确理解“不定”状态的含义。
2．维持一阻塞型D触发器功能测试
双 D型正边沿维持一阻塞型触发器 74LS74的逻辑符号如 图3．2所示。
图中Sd、Rd端为异步置1端，置0端（或称异步置位，复位； 端）．CP为时钟脉冲端。 试按下面步骤做实验：
（1）分别在Sd、Rd端加低电平，观察并记录 Q、Q端的状态。 （2）令Sd、Rd端为高电平，D端分别接高，低电平，用点动脉冲
作为 CP，观察并记录当 CP为 O、↑、1、↓时 Q端状态的 变化。
（3）当Sd=Rd=1、CP＝0（或CP=1）．改变D端信号，观察Q 图 3.2 DFF逻辑符号 端的状态是否变化？
整理上述实验数据，将结果填入下表3．2中．
（4）令Sd=Rd=1，将 D和Q端相连，CP加连续脉冲，用双踪示波器观察并记录Q相对于CP
的波形．
表3．2 Sd 0 Rd 1 CP X D X Qn 0 1 0 1 0 1 0 1 Qn?1 1 0 X X 1 1 0 1
1 1 3．负边沿J—K触发器功能测试
双J—K负边沿触发器 74LS112芯片的逻辑符号如图 3．3所示。
11
自拟实验步骤，测试其功能，并将结果填入表3．3中． 若令J＝K＝1时，CP端加连续脉冲，用双踪示波器 观察Q～CP波形，和DFF的D和Q端相连时观察 到的Q端的波形相比较，有何异同点？ 4．触发器功能转换
（1）．将D触发器和J—K触发器转换成T’触发器，列 出表达式，画出实验电路图．
（2）．接入连续脉冲，观察各触发器CP及Q端波形．比 较两者关系。
（3）．自拟实验数据表并填写之。
图 3．3 J—FF逻辑符号 表3．3 Sd 0 1 1 1 1 1
四、实验报告
Rd 1 0 1 1 1 1 CP X X J X X 0 1 X X K X X X X 0 1 Qn X X 0 0 1 1 1．整理实验数据并填表．
2．写出实验内容3、4的实验步骤及表达式． 3．画出实验4的电路图及相应表格． 4．总结各类触发器特点。
12
相关推荐：
loading