概念
控制器：由程序计数器、指令寄存器、指令译码器、时序产生器和操作控制器组成，完成协调和指挥整个计算机系统的操作。 运算器：完成算术逻辑运算功能。
存储器：保存原始数据和程序。对存储器的要求是容量大、速度快、成本低 位；字节；字；字长；存储单元；地址； 容量（B KB MB GB TB等）；分类（ 内存；外存） 主存储器的技术指标：
? 存储容量：存储单元总数（字或字节为单位K字、 B、KB、MB、GB、TB） ? 存取时间：从启动操作到完成操作所需时间
? 存储周期：连续启动两次读操作所需间隔的最小时间
? 存储器带宽：单位时间内存储器所存取的信息量。位/秒或字节/秒
适配器与输入输出设备:外设
数字计算机的主要组成结构：控制器、运算器、存储器、适配器与输入输出设备、系统总线 算术逻辑单元（ALU）：是中央处理器(CPU)的执行单元，是所有中央处理器的核心组成部分。主要功能是进行二进制的算术运算。 指令寄存器（IR）：用来保存当前正在执行的一条指令。 程序计数器（PC）：用于存放下一条指令所在单元的地址的地方。 数据地址寄存器（AR）：数据地址寄存器用来保存当前CPU所访问的数据cache存储器中单元的地址。 数据缓冲寄存器（DR）：用来暂时存放ALU的运算结果，或由数据存储器读出的一个数据字，或来自外部接口的一个数据字。 状态字寄存器（PSW）：保存由算术指令和逻辑指令运算或测试结果建立的各种条件代码。 程序查询方式：是一种最简单的输入输出方式，数据在CPU和外围设备之间的传送完全靠计算机程序控制。
程序中断方式：是外围设备用来“主动”通知CPU，准备送出输入数据或接收输出数据的一种方法。
直接内存访问方式：是一种完全由硬件执行I/O交换的工作方式。
通道方式：通道是一个具有特殊功能的处理器，某些应用中称为输入输出处理器，它可以实现对外围设备的同意管理和外围设备与内存之间的设备传送。
RISC指令系统的最大特点：（1）选择频率最高的简单指令，指令条数少；（2）指令长度固定，指令格式种类少，寻址方式种类少；（3）只有取数/存数指令访问存储器，其余指令的操作都在寄存器之间进行 RISC CPU三个基本要素:
? 一个有限的简单的指令集 ? CPU配备大量的通用寄存器 ? 强调对指令流水线的优化
第一章：
1.比较数字计算机和模拟计算机的特点。 模拟计算机的特点是数值由连续量来表示，运算过程也是连续的。数字计算机的主要特点是
按位运算，并且不连续地跳动计算。模拟计算机用电压表示数据，采用电压组合和测量值的计算方式，盘上连线的控制方式，而数字计算机用数字0和1表示数据，采用数字计数的计算方式，程序控制的控制方式。数字计算机与模拟计算机相比，精度高，数据存储量大，逻辑判断能力强。
2.冯 诺依曼型计算机的主要设计思想是什么？它包括哪些主要组成部分？
主要设计思想是：存储程序通用电子计算机方案，主要组成部分有：运算器、逻辑控制装置、存储器、输入和输出设备.
3.什么是存储容量？什么是单元地址？什么是数据字？什么是指令字？ 存储器所有存储单元的总数称为存储器的存储容量。每个存储单元都有编号，称为单元地址。如果某字代表要处理的数据，称为数据字。如果某字为一条指令，称为指令字。 4.什么是指令？什么是程序？
每一个基本操作称为一条指令，而解算某一问题的一串指令序列，称为程序。
5.指令和数据均存放在内存中，计算机如何区分他们是指令还是数据？
取指周期中从内存读出的信息流是指令流，而在执行器周期中从内存读出的信息流是指令流。
6.计算机的系统软件包括哪几类？说明他们的用途。
计算机的系统软件包括系统程序和应用程序。系统程序用来简化程序设计，简化使用方法，提高计算机的使用效率，发挥和扩大计算机的功能用用途；应用程序是用户利用计算机来解决某些问题而编制的程序。
第二章：
例5 设机器字长16位，定点表示，尾数15位，数符1 位，问：
（1）定点原码整数表示时，最大正数是多少？最小负数是多少？ （2）定点原码小数表示时，最大正数是多少？最小负数是多少？ 解（1）定点原码整数表示
最大正数值=（215-1）10=+32767 最小负数值=-（215-1）10=-32767 （2）定点原码小数表示
最大正数值=（1-2-15）10=+0.1111?11 最小负数值=-（1-2）10=-0.1111?11
-15
7. 用原码阵列乘法器、补码阵列乘法器分别计算X×Y。
（1）X=11011 Y= -11111 （2）X=-11111 Y=-11011（同法） 解（1）用源码阵列乘法器；
[x]原=0 11011 [y]原=1 1111
因符号位单独考虑，|x|=11011 |y|=11111
1 1 0 1 1
× 1 1 1 1 1 _________________________________ 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1
1 1 0 1 1
____________________________________________ 1 1 0 1 0 0 0 1 0 1 [x×y]原=1 1101000101 用补码阵列乘法器
[x]补=0 11011 [y]补=1 00001 乘积符号位为： 1 [x]=11011 [y]=11111
1 1 0 1 1 × 1 1 1 1 1 _________________________________________ 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1
_________________________________________ 1 1 0 1 0 0 0 1 0 1 [x×y]补=1 0010111011
浮点数：
例28设有浮点数ｘ＝2×0.0110011,ｙ＝2×(－0.1110010),阶码用4位移码表示,尾数 (含符号位)用8位补码表示。求[ｘ×ｙ]浮。要求用补码完成尾数乘法运算,运算结果尾数保留高8位(含符号位),并用尾数低位字长值处理舍入操作。 解：[Mｘ]补＝0.0110011 [Mｙ]补＝1.0001110 [Eｘ]移＝00 011 [Eｙ]移＝01 011 [Eｙ]补＝00 011
[ｘ]浮＝00 011, 0.0110011 [ｙ]浮＝01 011, 1.0001110 [Eｘ＋Eｙ]移＝[Eｘ]移＋[Eｙ]补
＝00 011＋00 011＝00 110（-2的移码） [Mｘ]补×[Mｙ]补
＝[0.0110011]补×[1.0001110]补 ＝[1.1010010,1001010]补
规格化处理：左规,阶码变为00 101(-3), 尾数变为 1.0100101,0010100 舍入处理：尾数为1.0100101 最终结果为
[ｘ×ｙ]浮＝00 101,1.0100101 其真值为
ｘ×ｙ＝2－3×(－0.1011011)
例29 假设每个过程段所需的时间为：求阶差 τ1＝70ns,对阶 τ2＝60ns,相加τ3＝90ns,规格化 τ4＝80ns,缓冲寄存器L的延时为 tl＝10ns,求 (1)4 级流水线加法器的加速比为多少？(2)如果每个过程段的时间相同,即都为75ns,(包括缓冲寄存器时间),加速比是多少？
－5
3
[解:]
(1)加法器的流水线时钟周期至少为 τ＝90ns＋10ns＝100ns
如果采用同样的逻辑电路,但不是流水线方式,则浮点加法所需的时间为 τ1＋τ2＋τ3＋τ4 ＝300ns
因此,4级流水线加法器的加速比为 Ck＝300/100＝3
(2) 当每个过程段的时间都是75ns时,加速比为 Ck＝300/75＝4
1. 设[X]补= a7.a6a5?a0 , 其中ai取0或1，若要x＞－0.5,求a0，a1，a2，?，a6 的取值。 解：（1）若a7=0，则x>0，也满足x>-0.5，此时a0至a6可任意
（2）若a7=1，则x<=0，要满足x>-0.5，需a7=1即a7=1，a6=1，a0至a5有一个不为0
第三章：
例2 说明1M×1位DRAM片子的刷新方法，刷新周期定为8ms
如果选择一个行地址进行刷新， 刷新地址为A0—A8，因此这一行上的2048个存储元同时进行刷新，即在8ms内进行512个周期的刷新。按照这个周期数，512×2048＝1 048 567，即对1M位的存储元全部进行刷新。刷新方式可采用：在8ms中进行512次刷新操作的集中刷新方式，
或按8ms÷512＝15.5μs 刷新一次的异步刷新方式
4.有一个1024K×32位的存储器，由128K×8位的DRAM芯片构成。问： （3）采用异步刷新方式，如单元刷新间隔不超过8ms，则刷新信号周期是多少？
(3)如果选择一个行地址进行刷新，刷新地址为A0-A8，因此这一行上的2048个存储元同时进行刷新，即在8ms内进行512个周期。刷新方式可采用：在8ms中进行512次刷新操作的集中刷新方式，或按8ms/512 = 15.5us刷新一次的异步刷新方式。
例4 设存储器容量为32字，字长64位，模块数m=4，分别用顺序方式和交叉方式进行组织。存储周期T=200ns，数据总线宽度为64位，总线传送周期τ=50ns。问顺序存储器和交叉存储器的带宽各是多少?
解：顺序存储器和交叉存储器连续读出m=4个字的信息总量都是：q=64位×4=256位 顺序存储器和交叉存储器连续读出4个字所需的时间分别是： t2=mT=4×200ns=800ns=8×10-7s;
t1=T+(m-1)τ=200ns+3×50ns=350ns=3.5×10-7s 顺序存储器和交叉存储器的带宽分别是： W2=q/t2=256÷(8×10-7)=32×107［位/s］;
W1=q/t1=256÷(3.5×10-7)=73×107［位/s］
例5 CPU执行一段程序时，cache完成存取的次数为1900次，主存完成存取的次数为100次，已知cache存取周期为50ns，主存存取周期为250ns，求cache/主存系统的效率和平均访问时间。
解：h=Nc/(Nc+Nm)=1900/(1900+100)=0.95
r=tm/tc=250ns/50ns=5
e=1/(r+(1-r)h)=1/(5+(1-5)×0.95)=83.3% ta=tc/e=50ns/0.833=60ns
1.有一个具有20位地址和32位字长的存储器，问：（1） 该存储器能存储多少个字节的信息？
相关推荐：
loading