微机原理及其应用课程设计报告
第一章 绪论
1.1设计要求
1）从两边向中间点亮或从中间向两边点亮，依次循环不止，彩灯的亮灭滚动至少有四组动态变化。
2）亮灭时间为0.25S。
3）用一个开关控制彩灯的工作与否
1.2 设计目的
通过课程设计使学生更进一步掌握微机原理及应用课程的有关知识，提高应用微机解决问题的能力，加深对微机应用的理解。通过查阅资料，结合所学知识进行软、硬件的设计，使学生初步掌握应用微机解决问题的步骤及方法。为以后学生结合专业从事微机应用设计奠定基础。
1.3 设计的原始资料及依据
查阅可编程并行芯片8255、中断控制等其他相关资料。用简单的输入输出端口等硬件，结合实际彩灯的亮灭控制过程进行设计，要求至少有四组变化过程。
1
微机原理及其应用课程设计报告
第二章 硬件设计
2.1硬件原理
2.1.1 8086系统简介 1．8086 系统概述
Intel8086是16位的微处理器（理论学习中为8088，其内部总线为16位，外部总线为8位，故称为准16位微处理器），它采用HMOS工艺40条引脚封装。8086工作时使用5V电源，时钟频率5MHz（8086-1为10MHz，8086-2为8MHz）它有20根地址线，故可寻址的内存空间为1MB。 2．8086CPU的引脚功能
8086 CPU 采用双列直插式的封装形式，有40条引脚。8086 CPU采用了分时复用的地址/数据总线，所以有一部分引脚具有双重功能。
为了适应不同的应用环境，8086 CPU 有两种工作方式：最大方式(MX)和最小方式(MN)，这由引脚33(MN/MX)加以控制。最小方式适用于单微处理器组成的小系统，在这种系统中，所有的总线控制信号都直接由8086/8088 产生；最大方式适用于多微处理器组成的大系统，它包含两个或多个微处理器，其中一个就是8086 ，称为主处理器，其他的处理器则称为协处理器， 其具体引脚功能见表2.1。
表2.1 8086CUP引脚功能说明
引脚名称 功能 引脚名称 功能
三态输出 分时复用的双向、
AD0~AD15 BHE/S7
三态地址/数据线 高8位数据有效/状态复用
AD19/S6~AD16/S分时复用，输出引
INTR 输入，可屏蔽请求
3 脚
输入，非可屏蔽请
NMI GND 地线（两个）
求
CLK 输入，时钟 READY 准备就绪，输入 REST 输入，复位 INTA(QS1) 输出，中断响应
输入，测试低电平
TEST DEN(S0) 三态输出，数据允许信号
有效
输出，地址锁存允
ALE(QS0) WR(LOCK) 三态输出，写
许
三态输出，数据发
DT/R(S1) MN/MX 决定工作模式
送/接收控制信号
三态输出，存储器HOLD(RQ0/
M/IO(S2) 输入总线请求
/IO端口 GT 总线请求响应，输
HLDA(RQ1/GT1) RD 三态输出，读
出
2
微机原理及其应用课程设计报告
8086CPU的40条引脚如图2.1。
GND AD14 AD13 AD12 AD11 AD10 AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INR CLK GND
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 Vcc AD15 AD16/S3 AD17/S4 AD18/S5 AD19/S6 BHE/S7 MN/MX RD HOLD(RQ/GT0) HLDA(RQ/GT1) WR M/IO(S2) DT/R(S1) DEN(S0) ALE(QS0) INTA(QS1) TEST READY REST 8086 图2.1 8086CPU引脚图 3．8086系统的内部结构
Intel8086/8088CPU是Intel公司推出的高性能的微处理器，具体如下主要特性： (1) 8086CPU数据总线为16位，8088CUP数据总线为8位。
(2) 地址总线都是20位，低16位用于数据总线复用，可直接寻址为1MB的存储空间。 (3) 有16位的端口地址，可以寻址64KB的I/O端口。 (4) 有99条基本指令，指令功能强大
(5) 有9种基本寻址方式。
(6) 可以处理内部和外部中断，外部中断源多达256个。 (7) 兼容性好，与80*86，8085在源程序一级兼容。
(8) 8086/8088标准主频为5MHz，8086/8088-2主频为8MH。 (9)支持单处理器或多处理器系统工作。
实验中是以Intel386EX微处理器为核心，来模拟8086处理器来进行系统的测试工作
3
微机原理及其应用课程设计报告
8086系统具体内部结构如图2.2所示。
ABCABL CL DL CS SP BP DI SI ALU 数据总线 DS SS ES IP 内部暂存器 外部 总线 总线控 制逻辑 AX BX CX DX 地址 加法器 ∑ 地址总线 数据总线 通用寄存器D4．8086CPU寄存器结构
8086CPU中有14个16位的寄存器,其中有4个16位的通用寄存器,2个16位指针寄存器,2个16位变址寄存器,1个16位指令指针及1个16位标志寄存器(仅用9位)。 1) 通用寄存器:
通用寄存器包括累加器AX，基址寄存器BX，计数寄存器CX，数据寄存器DX四个寄存器，位于CPU的EU中，每个数据寄存器可存放16位操作数，也可拆成两个8位寄存器，用来存放8位操作数。
4
运算寄存器 指令列队 ALU 执行部分 控制电路 1 2 3 4 5 6 标志 执行部件EU 总线接口部件BIU 图2.2 CPU8086内部结构图
相关推荐：
loading