}
return distance[0]； }
系统的一次测试结果如图5-4所示，测试的一段语音内容是“上海体育台”，经过DTW语音识别后确定为上海体育电视台。从图中可以看出，经过端点检测 数据减少了582个；经过DTW识别计算失真大小距离，原语音与“中央五台”的距离为35，与“上海体育”的失真大小距离为6，与“山东体育”的失真大小距离为81。从数据可以看出原始语音与距离最近的码本是“上海体育”，这也是我们想要的结果。接着系统会根据“码本一频道对应表”给出测试语音对应的电视台频道数。这个频道数将作为红外发送的命令，来控制电视。
图5-4DTW语音识别测试结果
5.2红外遥控电路
红外遥控系统一般由红外线遥控发射器、红外线接收放大和系统主控电路组成。遥控时红外遥控发射器产生编码的调制信号，由红外发光二极管向外发射红外光信号，经红外接收放大电路接收、放大和解调，系统主控电路识别处理后去实现各种控制功能。
- 37 -
各种型号的红外遥控发射器电路结构大同小异，主要部分由键盘矩阵、集成编码器、红外光调制发射电路和液晶显示部分组成。它是以T6C31为主要的脉冲编码调制器。共分为四个部分：一是键盘矩阵。二是由T6C31输出编码组线和按键组成5*6的矩阵。核心集成电路能产生键位扫描信号，并读出每一个键的编码。三是放大驱动部分，它用来将编码脉冲信号放大足够功率并驱动红外发光二极管，产生红外线脉冲。四是液晶显示部分。 发射电路中三极管Q1（选用8050）用于对信号放大，D1为红外发射管。信号从IOB8口输出，经过三极管8050放大，由红外线发射管发送。 CVDDB103R1225IOB8R13100Q18050 TitleSizeBDate:File:4526-May-2002D:\\薛纷芬\\MyDesign.ddbSheet of Drawn By:6NumberRevisionA- 38 -
VDDR127KR227KR327KR427KR527KCOL1K1K2COL2K3COL3K4COL4K5COL5CROW1K11K12K13K14K15ROW2K21K22K23K24K25ROW3K31K32K33K34K35ROW4K41K42K43K44K45ROW5K51K52K53K54K55ROW6B 图5-7 键盘与红外发射电路 第6章系统硬件设计 6．1TMS320VC5402 的硬件资源 TMS320VC5402 是 TI 的第七代 DSP 产品之一，它具有优化的 CPU 结构，TitleA内部有 1 个 40 位的算术逻辑单元(包括一个 40 位的桶式移位寄存器和 2 个SizeNumberRevisionB 17×17 的乘法器和一个 40 位专用加法器，独立的 40 位累加器)，一个16K 字 Date:File:8-May-2002 D:\\薛纷芬\\MyDesign.ddbSheet of Drawn By:RAM 空间和 4K×16bit ROM 空间。共 20 根地址线，可寻址 64K 字数据区和 1M 456字程序区，具有 64K I/O 空间。处理速度为 l00M IPS ，速度高、功耗低。 TMS320VC5402 采用修正的哈佛结构和 8 总线结构(4 条程序/数据总线和 4条地址总线)，以提高运算速度和灵活性。在严格的哈佛结构中，程序存储器和数据存储器分别设在两个存储空间，这样，就允许取址和执行操作完全重叠。修正的哈佛结构中，允许在程序和数据空间之间传送数据，从而使处理器具有在
- 39 -
单个周期内同时执行算术运算、逻辑运算、位操作、乘法累加运算以及访问程序和数据存储器的强大功能。与修正的哈佛结构相配合， TMS320VC5402 还采用了一个 6 级深度的指令流水线，每条流水线之间彼此独立，在任何一个机器周期内可以有 1 至 6 条不同的指令在同时工作，每条指令工作在不同的流水线上，使指令的执行时间减小到最小和增大处理器的吞吐量。
TMS320VC5402 的硬件结构具有硬件乘法器、8 总线结构、功能强大的片内存储器配置和低功耗设计的特点。因此，可以进行高速并行处理，同时，集成度高可节省硬件开销，提高系统抗干扰性。它除了完成数字信号处理任务外，还可以兼顾通用单片机的操作任务，因此，它是集数字信号处理与通用控制电路于一体的多功能低功耗微处理器。
综上所述 VC5402 的 CPU 结构特征如下。
(1)具有高性能的改进的哈佛总线结构，即具有三条独立的 16bit 数据存储器 总线和一条 16bit 的程序存储器总线。
(2)具有一个 40bit 的算术逻辑单元，包括一个 40bit 的筒形移位器和两个独立的加法器。
(3)17×17bit 的并行乘法器与专用的 40bit 加法器相结合。
(4)具有专用于 Viter bi 蝶形算法的比较、选择、和存储单元(CSSU)。 (5)指数译码器可以在一个指令周期内求一个 40bit 累加数的指数值，这里的指数定义为累加器中没有数据占用的位数的个数减去 8。
(6)两个地址发生器、八个辅助寄存器和两个辅助寄存器算术单元(ARAU)。
6．2 TMS320VC5402最小系统设计
基于TMS320C5402最小系统系统框图。此最小系统主要由时钟及复位电路、JTAG仿真调试接口电路以及供电系统，外加WATCH DOG电路等模块构成。系统框图如下：
- 40 -
相关推荐：
loading