计算机组成原理实验指导书 - 图文

二、TEC-9实验系统的组成

TEC-9实验系统由以下几个部分组成： 控制台 数据通路 控制器 时序电路

数字逻辑实验区 电源模块

下面分别对各组成部分予以介绍。

1、电源

电源部分由一个电源、一个电源插座、一个电源开关和一个红色电源指示灯组成。电源通过四个螺钉安装在实验箱底部，它输出+5V电压，最大负载电流3A，具有抗+5V对地短路功能。电源插座用于接交流220V，插座内装有保险丝。电源开关接通时，模块电源输出+5V，红色指示灯点亮。

2、时序发生器

时序发生器产生计算机模型所需的时序和数字逻辑实验所需的时钟。时序电路由一个500KHz晶振、2片GAL22V10组成。根据本机设计，执行一条微指令需要4个节拍脉冲T1、T2、T3、T4，执行一条机器指令需要三个节拍电位W1、W2、W3，因此本机的基本时序如下：

MFT1T2T3T4W1W2W3图1.1 基本时序图

图中，MF是晶振产生的500KHz基本时钟，T1、T2、T3、T4是数据通路和控制器中各寄存器的节拍脉冲信号，印制板上已将它们和相关的寄存器相连。T1、T2、T3、T4既供微过程控制器使用，也供硬连线控制器使用。W1、W2、W3，只供硬连线控制器做节拍电位信号使用。

3、数据通路

TEC-9的数据通路采用了数据总线和指令总线双总线形式。它还使用了大规模在系统编程器件作为寄存器堆，使得设计简单明了，可修改性强。

图1.2是数据通路总体图，下面介绍图中各个主要部件的作用。 1）．运算器ALU

运算器ALU由两片74LS181组成，在选择端M和S0-S3控制下，ALU对数据A、B进行各种算术、逻辑运算。有关74181运算的具体操作，请看74181的资料和教科书。当LDRi=1时，在T4的上升沿寄存器C保存运算产生的进位标志信号。

2）．运算操作数寄存器DR1和DR2

DR1和DR2是运算操作数寄存器，DR1和ALU的B口相连，DR2和ALU的A口相连。DR1和DR2各由2片74LS298构成。当M1=0且LDDR1＝1时，在T3的下降沿，DR1接收来寄存器堆B端口的数据，

5

当M1=1且LDDR1=1时，在T3的下降沿，DR1接收来自数据总线DBUS的数据。当M2=0且LDDR2=1时，在T3的下降沿，DR2接收来自通用寄存器堆A端口的数据。当M2=1且LDDR2=1时，在T3的下降沿，DR2接收来自数据总线DBUS的数据。

3）．多端口通用寄存器堆RF

双端口通用寄存器堆RF由一片ispLSI1016构成，其中包含4个8位寄存器（R0、R1、R2、R3），有三个控制端口：两个控制读操作，一个控制写操作，三个端口可以同时操作。由RD1、RD0选中的寄存器的数据从A端口读出，由RS1、RS0选中的寄存器的数据从B端口读出；WR1、WR0选择要写入的寄存器。WRD控制写操作，当WRD＝1时，在T2上升沿将来自ER寄存器的数据写入由WR1、WR0选中的寄存器。

从RF的A端口读出的数据直接送DR2。由B端口读出的数据直接送DR1之外，还可以送数据总线DBUS。当RS_BUS＝1时，允许B端口数据送DBUS。

4）．暂存寄存器ER

暂存寄存器ER是一片74LS374，主要用于暂时保存运算器的结果。当LDER=1时，在T4的上升沿，将数据总线DBUS上的数据打入暂存寄存器ER。ER的输出送往多端口通用寄存器堆RF，作为写入数据使用。

5）．开关寄存器SW_BUS

开关寄存器SW_BUS是一片74LS244，用于将控制台数据开关SW7~SW0的数据送往数据总线DBUS。当SW_BUS=1时，允许开关SW7~SW0的数据送往总线DBUS。

6）．双端口存储器RAM

双端口存储器RAM由一片IDT7132及少量控制电路构成。IDT7132是2048字节的双端口静态随机存储器，本实验系统实际使用256字节。IDT7132的两个端口可以同时进行读、写操作，在本实验系统中，RAM左端口连接数据总线DBUS，可进行读、写操作；右端口连接指令总线IBUS，输出到指令寄存器IR，作为只读端口使用。IDT7132有6个控制引脚，CEL、LRW、OEL控制左端口读、写操作；CER、RRW、OER控制右端口的读写操作。CEL为左端口选择引脚，高电平有效；当CEL＝0时，禁止对左端口的读、写操作。LRW控制对左端口的读写。当CEL=1且LRW=1时，左端口进行读操作；当CEL=1且LRW＝0在T3的上升沿左端口进行写操作。OEL的作用等同于三态门，当CEL=1且OEL＝1时，允许左端口读出的数据送到数据总线DBUS上；当OEL＝1时，禁止左端口的数据放到DBUS。本实验系统中左端口OEL由LRW经反相产生，不需单独控制。控制右端口的三个引脚与左端口的三个完全类似，不过只使用了读操作，在实验板上已将RRW固定接高电平，OER固定接地。当CER=1时，右端口读出的数据（更确切的说法是指令）放到指令总线IBUS上，然后当LDIR=1时在T3的上升沿打入指令寄存器IR。所有数据/指令的写入都使用左端口，右端口作为指令端口，不需要进行数据的写入。

左端口读出的数据放在数据总线DBUS上，由数据总线指示灯DBUS7-DBUS0显示。右端口读出的指令放在指令总线IBUS上，由指令总线指示灯IBUS7-IBUS0显示。

7）．地址寄存器AR1和AR2

地址寄存器AR1和AR2提供双端口存储器的地址。AR1是1片GAL22V10，具有加1功能,提供双端口存储器左端口地址,AR1从数据总线DBUS接收数据。AR1的控制信号是LDAR1和AR1_INC。当AR_INC=1时，在T4的上升沿，AR1的值加1；当LDAR1=1时，在T4的上升沿，将数据总线DBUS的数据打入地址寄存器AR1。AR2由2片74LS298组成，有两个数据输入端，一个来自程序计数器PC，另一个来自数据总线DBUS。AR2的控制信号是LDAR2和M3。M3选择数据来源，当M3=1时，选中数据总线DBUS；当M3=0时，选中程序计数器PC。LDAR2控制何时接收地址，当LDAR2=1时，在T2的下降沿将选中的数据源上数据打入AR2。

8）．程序计数器PC、地址加法器ALU2、地址缓存器R4

程序计数器PC、地址加法器ALU2、地址缓存器R4联合完成三种操作：PC加载 PC+1、PC+D。

R4是由2片74LS298构成的具有存储功能的两路选择器，当M4=1时，选中数据总线DBUS；当M4=0时，从指令寄存器IR的低4位IR3~IR0接收数据。当LDR4=1时，在T2的下降沿将选中的数据打入R4。

ALU2是由一片GAL22V10构成，当PC_ADD=1时，完成PC和IR低4位的相加，即PC+D。

程序计数器PC是由一片GAL22V10构成，当PC_INC=1时，完成PC+1；当PC_ADD=1时，与ALU2

6

一起完成PC+D的功能；当LDPC=1时，接收从ALU2和R4来的地址，实验是接收来数据总线DBUS的地址，这些新的程序地址在T4的上升沿打入PC寄存器。

9）．指令寄存器IR

指令寄存器IR是一片74LS374。当LDIR＝1时，在T4的上升沿，它从双端口存储器的右端口接收指令。指令的操作码部分IR7—IR4送往控制器译码，产生数据通路的控制信号。指令的操作数部分送往寄存器堆RF，选择参与运算的寄存器。IR1、IR0与RD1、RD0连接，选择目标操作数寄存器；IR3、IR2与RS1、RS0连接，选择源操作数寄存器。IR1、IR0也与WR1、WR0连接，以便将运算结果送往目标操作数寄存器。

本实验系统设计了11条基本的机器指令，均为单字长（8位）指令，指令功能及格式如下表所示。另一点需说明的是：为了简化运算，指令JC D中的D是一个4位的正数，用D3~D0表示。

表1 机器指令系统 名称 加法 减法 逻辑与 存数 取数 无条件转移 条件转移 停机 中断返回 开中断 关中断 助记符 ADD Rd, Rs SUB Rd, Rs AND Rd, Rs STA Rd, [Rs] JMP [RS] JC D STP IRET INTS INTC 功能 Rd + Rs→Rd Rd - Rs→Rd Rd & Rs→Rd Rd→[Rs] [RS] →PC 若C＝1 则PC=D→PC 暂停执行 返回断点 允许中断 禁止中断 指令格式 IR7 IR6 IR5 IR4 0 0 0 0 0 0 0 1 0 0 1 1 0 1 0 0 0 1 0 1 1 0 0 0 1 0 0 1 0 1 1 0 1 0 1 0 1 0 1 1 1 1 0 0 IR3 IR2 Rs1 Rs0 Rs1 Rs0 Rs1 Rs0 Rs1 Rs0 Rs1 Rs0 Rs1 Rs0 D3 D2 X X X X X X X X IR1 IR0 Rd1 Rd0 Rd1 Rd0 Rd1 Rd0 Rd1 Rd0 Rd1 Rd0 X X D1 D0 X X X X X X X X LDA Rd, [Rs] [Rs]→Rd 4、微程序控制器 控制器用来产生数据通路操作所需的控制信号。TEC-9提供了一个微程序控制器，以便能进行计算机组成原理基本实验。在进行课程设计时，学生可设计自己的控制器。图1.2是控制器框图。 1）．控制存储器

控制存储器由5片HN58C65构成。HN58C65是E2PROM，存储容量为8K字节，本实验系统只使用了128字节。微指令格式采用水平型，微指令字长35位，其中顺序控制部分10位：判别字段4位，后继微地址6位。操作控制字段25位，各位进行直接控制。

判断标志位P3和控制台开关SWB、SWA结合在一起确定微程序的分支，完成不同的控制台操作。 判断标志位P2与指令操作码（IR的高4位IR7~IR4）结合确定微程序的分支。转向各种指令的不同微程序流程。

判断标志位P1标志一条指令的结束，与中断请求信号INTQ结合，实验对程序的中断处理。 判断标志位P0与进位标志C结合确定微程序的分支，实验条件转指指令。

操作控制字段25位，全部采用直接表示法，控制数据通路的操作。在设计过程中，根据微程序流程图对控制信号进行了适当的综合与归并，把某些在微程序流程图中作用相同或者类似的信号归并为一个信号。下面列出微程序提供的控制信号。

7

Cn#LR/W#CEL#CER#RAM-BUS#ALU-BUS#Rs-BUS#SW-BUS#LDRiLDDR2LDDR1LDAR#AR+1LDPC#PC+1LDIRS3S2S1S0MTJ备用8位CM3HN58C65 S3，S2，S1，S0 M Cn# LRW CEL CER

M1（M2）

ALU_BUS RS_BUS SW_BUS WRD LDDR2 LDDR1 LDAR1(LDAR2) AR1_INC LDPC(LDR4) PC_INC

543210P2P1P0AAAAAAμμμμμμ8位8位8位CM2CM1CM0A5-A0μAR(174)CLR#T1微地址转移逻辑CSWCSWBSWAIR7-IR4图1.2 控制器框图

表1.2 控制信号表 选择运算器的运算类型。

选择运算器的运算模式：M＝0，算术运算；M＝1，逻辑运算。 运算器最低位的 +1信号。为0时，运算器最低位有进位。

当LRW＝1且CEL＝1时，对双端口存储器左端口进行读操作；当LRW＝0且CEL＝1时，对左端口进行写操作。

双端口存储器左端口使能信号。为1时允许对左端口读、写。 双端口存储器右端口使能信号。为1时将指令送往指令总线IBUS。 当M1=1时，操作数寄存器DR1从数据总线DBUS接收数据，当M1=0时，操作数寄存器DR1从寄存器堆RF接收数据。此信号也用于作为操作数寄存器DR2的数据来源选择信号。

ALU输出三态门使能信号，为1时将ALU运算结果送DBUS。 通用寄存器右端口三态门使能信号，为1时将RF的B端口数据送DBUS。

控制台输出三态门使能信号，为1时将控制台开关SW7-SW0数据送DBUS。

双端口寄存器堆写入信号，为1时将数据总线上的数据在T2的上升沿写入由WR1、WR0指定的个寄存器。 对操作数寄存器DR2进行加载的控制信号，为1时在T3的下降沿将由RS1、RS0指定的寄存器中的数据打入DR2。 对操作数寄存器DR1进行加载的控制信号，为1时在T3的下降沿将由RD1、RD0指定的寄存器中的数据打入DR1。

对地址寄存器AR1进行加载的控制信号。此信号也可用于作为允计对地址寄存器AR2加载。

对AR1进行加1操作的电位控制信号。

为1时，对程序计数器PC进行加载。此信号也用于作为R4的加载允许信号LDR4

为1时，对PC进行加1操作的电位控制信号。

8