四川职业技术学院毕业设计（论文）
.Vcc：电源电压 .GND：地线
.P0口：P0口是一组8位漏极开路型双向I/O，也即地址/数据总线复用口。作为输出口用时，每位能吸收电流的方式驱动8个TTL逻辑门电路，对端口写“1”可作为高阻抗输入端用
在访问外部数据存储器或程序存储器时，这组口线分时转换地址（低8位）和数据总线复用，在访问期间激活内部上拉电阻。
在Flash编程时，P0接收指令字节，而在程序校验时，输出指令字节，校验时，要求外接上拉电阻。
.P1口：P1口是一个带内部上拉电阻的8位双向I/O口，P1的输出缓冲级可驱动（吸收或输出电流）4个TTL逻辑门电路。对端口写“1”，通过内部的上拉电阻把端口拉倒高电平，此时可作输入口。作输入口使用时，因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流（IIL）。
Flash编程和程序校验期间，P1接收低8位地址。
.P2口：P2口是一个带有内部上拉电阻的8位双向I/O口，P2的输出缓冲级可驱动（吸收或输出电流）4个TTL逻辑门电路。对端口写“1”，通过内部的上拉电阻把端口拉到高电平，此时可作输入口，作输入口使用时，因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流（IIL）。
在访问外部程序存储器或16位地址的外部数据存储器（例如执行MOVE @DPTR指令）时。P2口送出高8位地址数据。在访问8位地址的外部数据存储器（例如执行MOVX @RI指令）时，P2口线上的内容（也即特殊功能寄存器（SFR）区总R2寄存器的内容），在整个访问期间不改变。
Flash编程或校验时，P2亦接收高位地址和其他控制信号。
.P3口：P3口是一组带有内部上拉电阻的8位双向I/O口，P3口输出缓冲级可驱动（吸收或输出电流）4个TTL逻辑门电路。对P3口写入“1”时，它们被内部上拉电阻拉高并可作为输入端口。作输入端时，被外部拉低的P3口将用上拉电阻输出电流（IIL）。
P3口除了作为一般的I/O口线外，更重要的用途是它的第二功能，如下表所示：
12
四川职业技术学院毕业设计（论文）
端 口 引 脚
P3口还接收一些用于Flash闪速存储器编程和程序校验的控制信号。
.RST：复位输入。当振荡器工作时，RST引脚出现两个机器周期以上高电平将单片机复位。
.ALE/PROG：当访问外部程序存储器或数据存储器时，ALE（地址锁存允许）输出脉冲用于锁存地址的低8位字节。即使不访问外部存储器。ALE仍一时钟振荡频率的1/6输出固定的正脉冲信号，因此它可对外输出时钟或用于定时目的。但要注意的是：每当访问外部数据存储器时将跳过一个ALE脉冲。
对Flash存储器编程期间，该引脚还用于输入编程脉冲（PROG）。
如有必要，可通过对特殊功能寄存器（SFR）区中的8EH单元的D0位臵位，可禁止ALE操作。该位臵位后，只有一条MOVX和MOVC指令ALE才会被激活，此外，该引脚会被微弱拉高，单片机执行外部程序时，应设臵ALE无效。
.PSEN：程序存储允许（PSEN）输出是外部程序存储器的读选通信号，当AT89C51由外部程序存储器取指令（或数据）时，每个机器周期两次PSEN有效，即输出两个脉冲，在此期间，当访问外部数据存储器，这两次有效的PSEN信号不出现。 .EA/VPP：外部访问允许，欲使 CPU仅访问外部程序存储器（地址为0000H--FFFFH），EA端必须保持低电平（接地）。需要注意的是：如果加密位LB1被编程，复位时内部会锁存EA端状态。
如EA端为高电平（接Vcc端），CPU则执行内部会锁存EA端状态。
Flash存储器编程时，该引脚加上+12V的编程允许电源Vpp，当然这必须是该器件是使用12V编程电压Vpp。
13
第 二 功 能 RXD （串行输入口） TXD （串行输出口） INT0 （外中断0） INT1 （外中断1） T0 （定时/计数器0） T1 （定时/计数器1） WR （外部数据存储器写选通） RD （外部数据存储器读选通） P3.0 P3.1 P3.2 P3,3 P3.4 P3.5 P3.6 P3.7 四川职业技术学院毕业设计（论文）
.XTAL1：振荡器反相放大器的及内部时钟发生器的输入端。 .XTAL2：振荡器3放大器的输出端。 3.2.3 时钟振荡器
AT89C51中有一个用于构成内部振荡器的高增益反相放大器，引脚XTAL和XTAL2分别是该放大器的输入端和输出端。这个放大器与作为反馈元件的片外石英晶体或陶瓷谐振器一起构成自激振荡器，振荡电路如下图所示：
外接石英晶体（或陶瓷振荡器）及电容C1、C2接在放大器的反馈回路中构成并联振荡电路。对外接电容C1、C2虽然没有十分严格的要求，但电容容量的大小会轻微影响振荡频率的高低，振荡器工作的稳定性，起振的难易程序及温度稳定性，如果使用石英晶体，则推荐电容使用30pF?10pF，而如使用陶瓷振荡器建议选择40pF?10F。
用户也可以采用外部时钟，采用时钟的电路如图。在这种情况下，外部时钟脉冲接到XTAL1端，即内部时钟发生器的输入端，XTAL2则悬空。
由于外部时钟信号是通过一个2分钟触发器后作为内部时钟信号的，所以对外部时钟信号的占空比没有特殊要求，但最小高电平持续时间和最大的低电平持续时间应符合产品技术条件的要求。 3.2.4 空闲节电模式
AT89C51有两种可用软件编程的省电模式，它们是空闲模式和掉点工作模式。这两种方式是控制专用寄存器PCON（即电源控制寄存器）中的PD（PCON.1）和IDL（PCON.0）位来实现的。PD是掉电模式，当PD=1时，激活掉电工作模式，单片机模式，即PD和IOL同时为1，则先激活掉电模式。
14
四川职业技术学院毕业设计（论文）
在空闲工作模式状态，CPU保持睡眠状态而所有片内的外设保持激活状态，这种方式由软件产生。此时，片内RAM和所有特殊功能寄存器的内容保持不变。空闲模式可由任何允许的中断请求或硬件复位终止。
终止空闲工作模式的方法有两种，其一是任何一条被允许中断的事件被激活，IDL（PCON.0）被硬件清除，即刻终止空闲工作模式。程序会首先响应中断，进入中断服务程序，执行完中断服务程序并紧随RETI（中断返回）指令后，下一条要执行的指令就是使单片机进入空闲模式那条指令后面的一条指令。
其二是通过硬件复位也可将空闲工作模式终止。需要注意的是，当有硬件复位来终止空闲工作模式时，CPU通常是从激活空闲模式那条指令的下一条指令开始继续执行程序的，要完成内部复位操作，硬件复位脉冲要保持两个机器周期（24个时钟周期）有效，在这种情况下，内部禁止CPU访问片内RAM，而允许访问其它端口。为了避免可能对端口产生意外写入，激活空闲模式的那条指令后一条指令不应是一条对端口或外部存储器的写入指令。 3.2.5 掉电模式
在掉点模式下，振荡器停止工作，进入掉电模式的指令是最后一条被执行的指令，片内RAM和特殊功能寄存器的内容在终止掉电模式前被冻结。退出掉电模式的唯一方法是硬件复位，复位后将重新定义全部特殊功能寄存器但不改变RAM中的内容，在VCC恢复到正常电平前，复位应无效，且必须保持一定时间以使振荡器重启动并稳定工作。
空闲和掉电模式外部引脚状态 模式 程序存储器 空闲模式 内部 空闲模式 外部 掉电模式 内部 掉电模式 外部
1 1 0 0 1 1 0 0 数据 浮空 数据 浮空 数据 数据 数据 数据 数据 地址 数据 数据 数据 数据 数据 数据 ALE /PSEN P0 P1 P2 P3 15
相关推荐：
loading