ESD-电子产品防静电管理规范

ESD电子产品防静电管理规范 文件编号 编制 XX-TJ-003 生效日期 审核 2020.5.30 版本 批准 A.0 目 录

1. 2. 3. 4. 5. 6. 7.

目的 ...................................................... 2 适用范围 .................................................. 2 定义 ...................................................... 2 职责 ...................................................... 2 工作程序 .................................................. 2 相关文件和记录 ........................................... 21 参考标准 .................................. 错误!未定义书签。

ESD电子产品防静电管理规范 文件编号 编制 XX-TJ-003 生效日期 审核 2020.5.30 版本 批准 A.0 1. 目的

建立全面的ESD持续控制程序，减少静电对ESD敏感元器件和本公司产品的制造环境的破坏,从而保证本公司产品的可靠性。

2. 适用范围

本文件适用于本公司产品在开发、制造、存储、搬运和运输等过程中任何与产品ESD相关的各个环节： 如:设备的ESD保护要求;

元器件和产品在存储，生产制造过程，运输过程等环节的ESD要求。

3. 定义

ESDS – Electrostatic Discharge Sensitive ESDP – Electrostatic Discharge Protection ESD – Electrostatic Discharge PCBA - Printed Circuit Board Assembly

4. 职责

Testing可靠性部门选择评估并提供ESD标准，相关部门负责贯彻执行

5. 工作程序 5.1 概要

5.1.1 静电损伤的危害

静电防护是一个系统工程，应贯穿于产品研发、生产与售后服务的全过程，应在公司内部进行全方位、全员采取防静电措施和监控。直接接触产品的区域点包括： DVT试验室、可靠性试验室、制造车间、库房等；涉及静电防护控制流程的环节还包括，ESD设计环节，ESDS器件物料认证环节，QA检验等等。

ESD电子产品防静电管理规范 文件编号 编制 XX-TJ-003 生效日期 审核 2020.5.30 版本 批准 A.0 5.1.2 静电防护控制规范的制订

为了对产品研制与生产等全寿命周期进行有效防静电控制，应制订详尽的防静电控制规范。基本内容如下：

1). 规定重要件（BOSA，IC等）和产品级（Transceiver）的敏感度水平，并进行分级实施重点防静电控制。（见第3.3） 2). 防静电基本措施和方法 （1）. 静电泄漏法 （2）. 静电中和法 （3）. 静电屏蔽法 （4）. 湿度控制法

3）. 失效分析。分析ESD的失效模式、原因及纠正措施建议。 4）. 制订ESD控制大纲计划 5）. 设计保证准则 6）. 质量保证规定 7）. 评审与检查

8）. 建立静电防护系统设施要求 9）. 静电防护的详细要求（见第3条） 10）. 生产过程ESD控制指引

5.1.3 产品全寿命周期的防静电体系框架

5.2 静电防护的主要措施 5.2.1 设计保护电路

ESD电子产品防静电管理规范 文件编号 编制 XX-TJ-003 生效日期 审核 2020.5.30 版本 批准 A.0 5.2.1.1 ESDS光电子器件的保护电路设计准则

对于大多数的器件制造商来说，在器件的设计过程中都进行了保护电路的设计，而这些保护电路不会影响电路本身的光电性能，GR-468 在03-98条

也说明了这一点。据统计，静电释放所引起的器件失效已占总失效数的10％，因此静电释放保护是保证器件可靠性的一个重要内容，现在的设计要求就是以最小的版图面积，得到触发时间足够快，释放电流足够大的ESD保护电路，以确保器件内部的电路性能不受ESD影响. ESD设计准则如下：

在ESD冲击发生时，ESD保护电路必须及时地释放ESD能量，并且保护电路必须能够承受大电流。所以保护电路必须有很快的触发速度，形成低阻通路，来释放ESD能量.另外，由于大电流流过保护电路而产生的热效应，要求保护结构必须能够均匀的释放ESD能量，降低能量密度，防止局部过热而造成损伤。

5.2.1.2 PCB板（组件）抗静电设计准则

1）. 使用ESD 能量抑制技术，在电路的关键部位使用瞬变抑制二极管。 这样的器件基本上是快速响应的电压箝位器件。当 ESD 或其它因素

产生一个过压瞬变脉冲时，瞬变抑制器就按照其额定值将电压箝位于一个VDD和VSS安全电压值上，以保护瞬变抑制器后面连接的器件。 2）. 在每个输入端上增加外部串联电阻，可获得对MOS器件的附加保护。

3）. 在电路输入端使用的简单的ESD 瞬变抑制技术，将一个磁珠串在输入

引线上，并在输入引线和地之间接一只容量很小的电容器。这样输入

ESD电子产品防静电管理规范 文件编号 编制 XX-TJ-003 生效日期 审核 2020.5.30 版本 批准 A.0 端的 LC 电路起滤波器的作用，将 ESD 瞬变的能量分流入地，有效防止Latch-up效应。

4). 使用 CMOS 布局技术来防止闩锁（latch-up）效应.

CMOS布局技术可监控 ESD 瞬变进入器件的各部位, 包括器件的电源引脚、输入引脚和输出引脚。

5）. 不要把对 ESD 敏感的器件(例如 CMOS 器件)的引脚直接连接到连

接器的引脚上,要在器件与连接器引脚之间使用保护器件. 6). 在设计逻辑电路时，要避免使用边沿触发的器件。

如果使用边沿触发的器件， ESD 瞬变脉冲进入电路，这样的输入端很可能会造成系统失常。最好将电平检测逻辑与验证选通信号一起使用，以提高电路抗 ESD 的能力。

7）. 选择有抗ESD能力的元器件来实现所需功能的电路设计。

按照JEDEC标准，选择符合如下标准等级的器件进行电路设计，

22a114b(HBM)，22a115a(MM)，22c101b-01(CDM)。 8). 如果电路中的某个敏感器件没有内置 ESD 保护电路.

如果某个ESDS器件内部没有ESD保护电路，则要提供外部保护电路。

一般可将关键的输入端和输出端的瞬变抑制二极管连接接地，在输入端用串联电阻器限制浪涌电流，并在电源引脚上连接去耦电容器。 9）.如果设计采用的是屏蔽电缆，则要确保电缆与屏蔽层 360° 接触，

以避免出现天线效应（辐射场）。

10). 避免在PCB边缘安排重要的信号线，如时钟和复位信号等。 11). 将PCB上未使用的部分设置为接地面