厦门理工学院2005-2006学年第二学期期末考试 - 图文

第（1 ）页 1、下列数中最小的数为＿＿A＿＿＿＿。 厦门理工学院2005-2006学年第二学期期末考试B答案 考试课程_计算机组成原理 专业_计算机信息管理_ 班级 学号 姓名 题号 得分 一 二 三 四 五 总分 A、（101001）2 B、（52）8 C、（233）16 D、（102）10 2、指令周期是指＿C＿＿ A、CPU从主存取出一条指令的时间 B、CPU执行一条指令的时间 C、CPU从主存取出一条指令加上执行这条指令的时间 D、时钟周期时间 3、目前的计算机，从原理上讲__C____。 A. 指令以二进制形式存放，数据以十进制形式存放 1、计算机系统由＿硬件＿系统和＿软件＿＿系统构成，主机由＿运算器＿与＿控制器＿＿、输入输出接口和系统总B. 指令以十进制形式存放，数据以二进制形式存放 C. 指令和数据都以二进制形式存放 线构成。 D. 指令和数据都以十进制形式存放 2、计算机系统中的主存储器是用来存放＿程序和数据的＿＿＿＿＿＿。计算机系统中的存储器可分为＿主存＿＿＿4、采用Cache 的目的是 A 。 A. 提高存储器的速度 和＿外存＿＿＿，必须将指令放在＿内存＿＿＿＿＿。 B. 增加存储器的容量 203、1MB等于 2 KB，或者等于 1024×1024 字节。 C. 降低存储器的成本 D. 上述三者 4、将11010.10010112转换成八进制数的结果是 32.454 ，转换成十六进制的结果是 1A.96H 。 5、__D____表示法主要用于表示浮点数中的阶码。 5、二进制数-1011的原码是 11011 ，反码是 10100 ，补码是 10101 。 A. 原码 B. 补码 C. 反码 D. 移码 6、在存储器芯片中，地址译码采用双译码方式是为了 D 。 6、浮点数加法运算的过程分为 对阶 、 尾数加差 、 规格化 、舍入 和溢出检查。 A. 扩大地址范围 7、I/O设备的编址方式可以分为 独立编址方式 和 统一编址方式 两种类型。 B. 减少存储单元数量 8、一片容量为1024×4的SRAM存储器芯片，地址线有 10 条，数据线有 4 条，地址范围从00016C. 增加存储器容量 D. 减少存储单元选通线数量 到 3ffH 。 7、CPU主要包括_B_____。 A.控制器 B.控制器、 运算器、cache 9、存储器的传输速率是存储器单位时间内传输的信息位数。如果tM表示存储周期，W表示存储器字长，则传输率C.运算器和主存 D.控制器、ALU和主存 定义为＿W/tM＿＿＿＿＿＿。 8、以下叙述正确的是 C 。 A. 主存的存取速度可以与CPU匹配 层次化的存储器系统一般分为三级： cache 、 主存 、 辅存 。 B. 主存由RAM构成，不包括ROM 11、层次化存储器结构的设计是依据 程序局部访问性 原理。 C. 辅存中的程序需要调入主存中才能运行 D. 若指令的地址码为20位，则主存容量一定是20MB 12、虚拟存储器主要用于解决计算机中主存储器的 容量 问题。 9、下面有关“中断”的叙述，__A____是不正确的。 13、cache 是一种＿高速存储器，是为了解决CPU和主存之间＿速度＿＿＿不匹配而采用的一项重要技术。它与主A. 一旦有中断请求出现，CPU立即停止当前指令的执行，转而去受理中断请求 B. CPU响应中断时暂停运行当前程序，自动转移到中断服务程序 存的替换算法有＿FIFO＿＿＿＿、＿LRU＿＿＿＿。 C. 中断方式一般适用于随机出现的服务 14、指令操作码字段表征指令的＿性质＿，而地址码字段指示＿操作数的位置＿。 D. 为了保证中断服务程序执行完毕以后，能正确返回到被中断的断点继续执行程序，必须进行现场保存操作 10、在指令格式设计中，采用扩展操作码的目的是 C 。 15、程序控制方式包括中断＿式和＿＿程序查询＿方式。 A. 增加指令长度 16、主机与外设之间的信息交换方式可分为四种，它们分别是 程序查询 、 程序中断 B. 增加地址码数量 C. 增加指令数量 和 DMA 、 通道处理 等四种方式。 D．增加寻址空间 二、选择题（每题1分，15分） 一、填空题（每个空格1分，40分） 考试课程___________________ 学号______________ 姓名_________________ 第（2 ）页 11、在单总线结构的CPU中，连接在总线上的多个部件 A 。 A. 只有一个可以向总线发送数据，但可以有多个同时从总线接收数据 B. 可以有多个同时向总线发送数据，但可以有多个同时从总线接收数据 C. 可以有多个同时向总线发送数据，并且可以有多个同时从总线接收数据 D. 只有一个可以向总线发送数据，并且只有一个可以从总线接收数据 12、在控制信号中，相容的信号是 A 信号。 A. 可以同时出现的 B. 可以相继出现的 C. 可以相互替代的 D. 可以相互容错的 13、信息可以同时在两个方向上传输的总线称为 C 总线。 A. 单工 B. 半双工 C. 全双工 D. 单双工 14、DMA访问内存时向CPU进入等待状态，等待DMA的批数据访存结束后再恢复工作，这种情况称为 B 。 A. CPU等待 B. 周期挪用 C. 交替访问 D. 透明的DMA 15、某存储器芯片的存储容量为8K×12位，则它的地址线为_C___。 A.11 B.12 C.13 D.14 三、应用题（共45分） 1、用已知x=-0.10011101, y=0.1011 采用不恢复余数除法救出x÷y，写出计算过程.（10分） [x]原＝1.10011101 [y]原＝0.1011 商的符号位qf=1 [|x|]补＝0.10011101 [|y|]补＝0.1011 [-|y|]补＝1.0101 0.1001 1101 1.0101 1.1110 11010 1.1101 10100 0.1011 0.1000 10101 1.0001 01010 1.0101 0.0110 01011 0.1100 10110 1.0101 0.0001 10111 0.0011 01110 0.0011 01110 1.0101 1.1000 01110 0.1011 0.0011 R商＝-0.1110 余数为 -0.0011×2-4 2.根据下列数据通路图说明下条指令的执行过程：ADD A,30 这条指令完成的功能是把累加器AC的内容与内存单元地址为30的内容操作数相加，再将结果送回累加器，假设当前PC值为00。（11％） 答：首先根据PC的值到存储器00单元读取指令ADD A,30，这个指令通过数据总线DBUS送到缓冲寄存器IR中，缓冲寄存器再把数据送到指令寄存器IR中，指令寄存器对送来的指令操作码部分取出并送到指令译码器，指令译码器对操作码进行译码并产生各个微操作控制信号，各个微操作信号发生相应动作，ALU准备执行加法操作；接下来指令寄存器根据地址码所提供的地址将地址码送到地址寄存器中，地址寄存器根据该地址到存储器中读取数据并将数据通过数据总线送到缓冲寄存器中，数据缓冲寄存器再将数据送到ALU的另一个输入端，这时ALU执行加法操作，将累加器的内容与缓冲寄存器的内容相加，最后把结果送到累加器中。 考试课程___________________ 学号______________ 姓名_________________ 第（3 ）页 5、设某指令系统字长为12位，每个地址码长为3位，试提出一种分配方案使该指令系统有4条三地址指令，8条二地址指令和180条单地址指令。（6分） 3. 设有4片256K×1位的SRAM芯片，问：(1) 采用位扩展方法可构成多大容量的存储器？ (2) 该存储器需要多少字节地址位？(3) 将这4片芯片扩展成256K×4的SRAM芯片，画出该存储器与CPU连接的结构图，设CPU的接口信号有地址信号、数据信号、控制信号MREQ#和R/W#。（12％） 答：采用位扩展法可构成256K×4的存储器，地址位需要18位二进制位 答： 000 011 100 100 101 111 *** *** 000 111 000 110 *** *** *** *** 000 011 *** *** *** *** *** *** 三地址指令4条 二地址指令8条 一地址指令180条 MREQ# A17-0 R/W# D3~D0 A17-0 CPU WE A CE WE A CE WE A CE256K ×1 D D0 256K ×1 D D1 WE A CE 256K ×1 D D2 256K ×1 D D3 4、假设（R）＝1000，（1000）＝2000，（2000）＝3000，（PC）＝4000，问在以下寻址方式下访问到的操作数的值是什么？（6分） （1）寄存器寻址 R 1000 （2）寄存器间接寻址 （R） 2000 （3）直接寻址 1000 2000 （4）存储器间接寻址 （1000） 3000 （5）相对寻址 －2000（PC） 3000 （6）立即数寻址 ＃2000 2000