任课教师：王克朝
3．要求用128K×16的SRAM芯片组成512K×16的随机存储器，用64K×16的EPROM芯片组成128K×16的只读存储器。试问：
（1）数据寄存器多少位？ （2）地址寄存器多少位？ （3）两种芯片各需多少片？
（4）若EPROM的地址从00000H开始，RAM的地址从60000H开始，写出各芯片的地址分配情况。
4．已知地址总线A15~A0，其中A0是最低位。用ROM芯片（4K×4）和RAM（2K×8）芯片组成一个半导体存储器，按字节编址。该存储器ROM区的容量为16KB，RAM的容量为10KB。
（1）组成该存储器需要多少块ROM芯片和RAM芯片？
（2）该存储器需要多少地址线？ROM芯片，RAM芯片各需连入哪几根地址线？ （3）需设置多少个片选信号，分别写出各片选信号的逻辑式。
5．CPU执行一段程序时，Cache完成存取的次数为1900次，主存完成存取的次数为100次，已知Cache存取周期为50ns，主存存取周期为250ns，求：Cache主存系统的命中率，平均访问时间和效率。
表1 地址映像
6．在虚拟地址和物理地址均为32位、页大小为4KB的某种体系结构中，假定存在如表1所示的地址映像关系，问：对应于下列虚拟地址的物理地址分别是什么？
(1) 22433007H。 (2) 13385ABCH. (3) ABC89011.
六、设计题
1．某机CPU可提供16条地址线，8条数据线，1条控制线（R/）， R/=1表示读，R/=0
第5页(共7页)
任课教师：王克朝
表示写。现用存储器容量为8KB。拟采用2K×4的芯片。
（1）画出CPU与RAM之间的连接图（译码器自定）。 （2）说明该RAM的地址范围。
2．某机CPU可寻址的最大存储空间为64KB，存储器按字节编址，CPU的数据总线宽度为8位，可提供一个控制器信号为。目前系统中使用的存储器容量为8KB，其中：4KB为ROM。拟采用容量为2K 8的ROM芯片，其地址范围为0000H 0FFFH。
（1）需RAM和ROM芯片各多少片？
（2）画出CPU与存储器之间的连接图（译码器自定）
3．某机CPU可输出数据线8条（D7~D0），地址线20条（A19~A0），控制线1条（WE）。目前使用的存储空间为48KB，其中：16KB为ROM，拟用8K×8位的ROM芯片；32KB为RAM，拟用16K×4的RAM芯片。
（1）需要两种芯片各多少片？
（2）画出CPU与存储器之间的连线图（译码器自定）。 （3）写出ROM和RAM的地址范围。
4．某微机的寻址范围为64KB，其存储器选择器信号为M，接有8片8KB的存储器，试回答下列问题：
（1）画出选片译码逻辑图 （2）写出每片RAM的寻址范围
（3）如果运行时发现不论往哪片存储器存放8KB数据，以A000H起始地址的存储芯片都有相同的数据，分析故障原因。
（4）若发现译码器中的地址线A13与CPU断线，并搭接到高电平的故障，问后果如何？ 5．设CPU有16根地址线，8根数据线，并用MREQ作访存控制信号，用R/作为读写命令信号。自选各类存储芯片，画出CPU与存储芯片的连接图。 要求：
（1） 最大8KB地址是系统程序区，与其相邻的8KB地址是系统程序工作区，最小16KB地址是用户程序区。
（2） 写出每片存储芯片的类型及地址范围（用十六进制表示）
（3） 用一个3-8译码器或其他门电路（门电路自定）详细画出存储芯片的选片逻辑 6．利用2716（2K×8）、2114（1K×4）和8205（或74LS138）等集成电路为8位微机设计一个容量为4KB ROM、2KB RAM的存储子系统（ROM安排在主存的低端，RAM紧靠ROM）。要求写出设计步骤。
第6页(共7页)
任课教师：王克朝
7．某半导体存储器容量9K×8，其中ROM区4K×8，可选EPROM芯片2K×8/片。RAM区5K×8，可选SRAM芯片2K×4/片，1K×4/片，地址总线A15~A0（低），数据总线D7~D0(低)。R/W控制读、写。若有控制信号MREQ。要求：
（1）设计并画出该存储器逻辑图
（2）注明地址分配与片选逻辑式及片选信号极好性
8．通常主存储器由RAM和ROM组成，试用图1所示的两种芯片（2732和6264）设计一个8位微机系统的主存储器，要求：系统程序区8KB，从0000H地址开始；用户程序区40KB，从4000H地址开始。请指出每种芯片各需要多少块？写出各芯片的地址分配，画出该存储器的逻辑框图（注意地址线、数据线和控制线的连接）。
提示：首先根据芯片的管脚图确定出每个芯片的类型（RAM或ROM）和芯片的容量。
图1 所使用的芯片
9．假设主存容量为512K×16位，Cache容量为4096×16位，块长为4个16位的字，访存地址为字地址。
（1）在直接映射方式下，设计主存的地址格式。 （2）在全相联映射方式下，设计主存的地址格式。 （3）在二组路相联映射方式下，设计主存的地址格式。
（4）若主存容量为512K×32位，块长不变，在四路组相联映射方式下，设计主存的地址格式。
第7页(共7页)
相关推荐：
loading