DDR的VTT电源应用及其优化

DDR的VTT电源应用及其优化

摘要：针对高速ddr总线中的信号完整性问题，本文在分析现有的端接方式后，提出了一种新的vtt端接方式。在分析和设计的过程中，使用了cadence仿真软件。然后根据仿真结果对相关参数进行了优化。最后，对仿真所得到的数据进行了实际测试验证，并且根据以上结果总结了设计规则。 关键词：ddr vtt sstl

对于ddr2和ddr3的电源设计，ddr sdram系统通常要求有三个电源，分别为vddq、vtt和vref。而vtt主要为ddr的地址、控制线等信号的信号完整性而提供的终端电阻电源，同时jedec标准jesd8-15(用于sstl_18)定义了vtt要跟随vddq。为了满足jedec标准，大部分设计地址线设计通常进行如图1的端接匹配设计。使用了一个专用的终端电阻电源调整器lp2996，为每根控制信号的端接电阻提供上拉电源，同时若干个终端电阻上又增加了一个去耦电容，增加了设计的密度和成本。而有一些设计的ddr并没有使用vtt电源和端接电阻，只是在控制器端接了一个串阻；相对来说，简洁一些，同时不使用lp2996也降低了成本。什么时候可以不用vtt电源，什么时候需要用vtt电源，甚至是否可以不用vtt电源和串阻？针对此问题，本文进行了分析、仿真和验证，为设计简洁化设计提供建议。

对于vtt电源，只要为控制线的端接电阻提供上拉电源，在保证信号完整性的前提下，是可以去掉端接电阻的。但我们也需要知