解答：答：32KB 四体结构的存储器可由4 片8K×8 位存储芯片组成，由于采用低位交叉编址，因此需用末两位地址A1 、A0 控制片选信号，用13 根地址线A14 ～A2 与存储芯片的地址线相连。满足地址范围为0000H ～7FFFH 的存储器与CPU 的连接图如图4.9 所示，图中每片存储芯片的地址范围是： 第0 片0，4，......，7FFCH 第1 片 1，5，......，7FFDH 第2 片2，6，......，7FFEH 第3 片3，7，......，7FFFH
14. 设浮点数字长为32 位，欲表示±6 万的十进制数，在保证数的最大精度条件下，除阶符、数符各取1 位外，阶码和尾数各取几位?按这样分配，该浮点数溢出的条件是什么?
答： 因为2的16次方 = 65536
则±6 万的十进制数需16 位二进制数表示。
对于尾数为16 位的浮点数，因16 需用5 位二进制数表示，即(16)十 = (10000)二，故除阶符外，阶码至少取5 位。为了保证数的最大精度，最终阶码取5 位，尾数取32 -1- 1 -5 = 25 位。
按这样分配，当阶码大于+31 时，浮点数溢出，需中断处理。
15.已知X＝0.11011011×2010，Y=（－0.10101100）×2100，求X+Y=?假设浮点数的阶码为4位补码、尾数为9位补码表示。 解：
[EX]补=0010， [EY]补= 0100， [-EY]补= 1100 [MX]补=0.11011011， [MY]补=1.01010100 ①对阶
[ΔE] 补= [EX－EY]补 = [EX]补＋[-EY]补= 00010+11100 = 11110 即ΔE＝－2。由于X的阶码小，应使MX右移两位，EX加2， [EX+Y]补=[EY]补=00100 [MX]补=00.00110110 11 ② 尾数相加
[MX+Y]补= [MX]补+[MY]补
= 00.00110110 11 +11.01010100 = 11.10001010 11
③ 规格化处理
结果的符号位与最高数值位同值，应进行左规。 尾数左移1位，阶码减1。
[MX+Y]补=11.00010101 10 ， [EX+Y]补=00011
④ 舍入处理
采用0舍1入法， [MX+Y]补=11.00010110 ⑤ 判断溢出
补码表示的阶码的符号位为00，不溢出。结果： [MX+Y]补=1.00010110， [EX+Y]补=0011 X＋Y＝（－0.11101010）×2+011
相关推荐：
loading