止。
VCC : 电源 GND: 地
P0 口：P0口是一个8位漏极开路的双向IO口。作为输出口，每位能驱动8个TTL逻辑电平。对P0端口写“1”时，引脚用作高阻抗输入。当访问外部程序和数据存储器时，P0口也被作为低8位地址数据复用。在这种模式下，P0具有内部上拉电阻。在flash编程时，P0口也用来接收指令字节；在程序校验时，输出指令字节。程序校验时，需要外部上拉电阻。
P1 口：P1 口是一个具有内部上拉电阻的8 位双向IO 口，p1 输出缓冲器能驱动4 个TTL 逻辑电平。对P1 端口写“1”时，内部上拉电阻把端口拉高，此时可以作为输入口使用。作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（IIL）。此外，P1.0和P1.2分别作定时器计数器2的外部计数输（P1.0T2）和时器计数器2的触发输入（P1.1T2EX），具体如下表所示。在flash编程和校验时，P1口接收低8位地址字节。 表2.1 P1口的第二功能
P2 口：P2 口是一个具有内部上拉电阻的8 位双向IO 口，P2 输出缓冲器能驱动4 个TTL 逻辑电平。对P2 端口写“1”时，内部上拉电阻把端口拉高，此时可以作为输入口使用。作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（IIL）。在访问外部程序存储器或用16位地址读取外部数据存储器（例如执行MOVX @DPTR）时，P2 口送出高八位地址。在这种应用中，P2 口使用很强的内部上拉发送1。在使用8位地址（如MOVX @RI）访问外部数据存储器时，P2口输出P2锁存器的内容。在flash编程和校验时，P2口也接收高8位地址字节和一些控制信号。
P3 口：P3 口是一个具有内部上拉电阻的8 位双向IO 口，p2 输出缓冲器能驱动4 个TTL 逻辑电平。对P3 端口写“1”时，内部上拉电阻把端口拉高，此时可以作为输入口使用。作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（IIL）。P3口亦作为AT89S52特殊功能（第二功能）使用，如下表所示。在flash编程和校验时，P3口也接收一些控制信号。 表2.2 P3口的第二功能
RST: 复位输入。晶振工作时，RST脚持续2 个机器周期高电平将使单片机复位。看门狗计时完成后，RST 脚输出96 个晶振周期的高电平。特殊寄存器AUXR(地址8EH)上的DISRTO位可以使此功能无效。DISRTO默认状态下，复位高电平有效。
ALEPROG：地址锁存控制信号（ALE）是访问外部程序存储器时，锁存低8 位地址的输出脉冲。在flash编程时，此引脚（PROG）也用作编程输入脉冲。 在一般情况下，ALE 以晶振六分之一的固定频率输出脉冲，可用来作为外部定时器或时钟使用。然而，特别强调，在每次访问外部数据存储器时，ALE脉冲将会跳过。如果需要，通过将地址为8EH的SFR的第0位置 “1”，ALE操作将无效。这一位置 “1”，ALE 仅在执行MOVX 或MOVC指令时有效。否则，ALE 将被微弱拉高。这个ALE 使能标志位（地址为8EH的SFR的第0位）的设置对微控制器处于外部执行模式下无效。
PSEN:外部程序存储器选通信号（PSEN）是外部程序存储器选通信号。 当AT89S52从外部程序存储器执行外部代码时，PSEN在每个机器周期被激活两次，而在访问外部数据存储器时，PSEN将不被激活。
EAVPP:访问外部程序存储器控制信号。为使能从0000H 到FFFFH的外部程序存储器读取指令，EA必须接GND。
为了执行内部程序指令，EA应该接VCC。 在flash编程期间，EA也接收12伏VPP电压。
XTAL1:振荡器反相放大器和内部时钟发生电路的输入端。 XTAL2:振荡器反相放大器的输出端。 Flash 编程―并行模式：
AT89S52 带有用作编程的片上Flash 存储器阵列。编程接口需要一个高电压（12V）编程使能信号，并且兼容常规的第三方Flash 或EPROM 编程器。
AT89S52 程序存储阵列采用字节式编程。 编程方法：
对AT89S52 编程之前，需根据Flash 编程模式表和图13、图14 对地址、数据和控制信号设置。可采用下列步骤对AT89S52 编程：
1．在地址线上输入编程单元地址信号 2．在数据线上输入正确的数据 3．激活相应的控制信号 4．把EAVpp 升至12V
5．每给Flash 写入一个字节或程序加密位时，都要给ALEPROG 一次脉冲。字节写周期时自身定制的，典型值仅50us。改变地址、数据重复第1 步到第5 步‘知道’全部文件结束。
Data Polling AT89S52 用Data Polling 作为一个字节写周期结束的标志特征
2、ADC0809介绍
ADC0809是带有8位AD转换器、8路多路开关以及微处理机兼容的控制
逻辑的CMOS组件。它是逐次逼近式AD转换器，可以和单片机直接接口。 （1）ADC0809的内部逻辑结构
图2.14 ADC0809的内部逻辑结构
上图可知，ADC0809由一个8路模拟开关、一个地址锁存与译码器、一个AD转换器和一个三态输出锁存器组成。多路开关可选通8个模拟通道，允许8路模拟量分时输入，共用AD转换器进行转换。三态输出锁器用于锁存AD转换完的数字量，当OE端为高电平时，才可以从三态输出锁存器取走转换完的数据。
（2） 引脚结构
图2.15 ADC0809引脚结构图
IN0－IN7：8条模拟量输入通道
ADC0809对输入模拟量要求：信号单极性，电压范围是0－5V，若信号太小，必须进行放大；输入的模拟量在转换过程中应该保持不变，如若模拟量变化太快，则需在输入前增加采样保持电路。 地址输入和控制线：4条
ALE为地址锁存允许输入线，高电平有效。当ALE线为高电平时，地址锁
相关推荐：
loading