第四章 总 结
实验是设计一个小型CPU，主要工作是在给定的CUP主体结构上完善电路，修正已有电路错误以及设计微程序。本实验有相当的综合性：在实践过程中以本学期学习的Verilog VHDL为基础充分使用了组成原理、微机接口、数字电路等相关知识。
通过本次实验，我对CPU的结构和工作原理有了切实的认识。尤其在总线，时序，微指令等方面，投入的时间不少，体会很深。我们深刻理解了总线作为指令和数据传输的道路和桥梁，在CUP的工作过程中扮演的重要角色；弄懂了通过时序的调节解决总线的冲突的方法；在全面细致地分析了CUP结构和工作原理的基础上，我们掌握了借助于QuartusⅡ编写程序以及综合的方法与技巧。 通过一段时间的学习，我顺利的完成了基本的实验目标，并做了进一步研究。利用加法指令，我们增加了SAL（左移一位）指令。采用控制RA、RB读信号的控制思路，我们使得源、目的寄存器均可写入。在此基础上，我们引入了8位乘法器，将结果——16位二进制数，成功写入源、目的寄存器。
总之，通过本次实验，我们体会了学以致用的快乐，为进一步的深入的学习增添了几分信心。
Ⅰ
参考文献
[1]王金明，数字系统设计与Verilog HDL（第三版）.北京：电子工业出版社. [2] 卢毅，赖杰，VHDL与数字电路设计.北京：科学出版社. [3]边计年，薛宏熙，用VHDL设计电子线路.北京：清华大学出版社.
Ⅰ
相关推荐：
loading