华中科技大学数字逻辑实验

《数字电路与逻辑设计》实验报告

当第i位被加数Ai和Bi均为1时，有Ci=1，定义数。当

1时，

，定义

为进位产生函

为进位传递函数，将Pi和

Ci代入和中

得到

因此4位二进制并行加法器各位的进位输出函数和输出函数表达式分别为：

使用logism作出先行进位的四位二进制并行加法器的电路图，结果如图1-5所示。

9 / 31

《数字电路与逻辑设计》实验报告

图1-5先行进位的四位二进制并行加法器

（5）封装先行进位的四位二进制并行加法器电路

对先行进位的四位二进制并行加法器进行封装，其中输入A= A3A2A1A0、B= B3B2B1B0和C0分别为被加数、加数和来自低位的进位，输出S= S3S2S1S0和Co为本位和和向高位的进位。

封装结果如图1-6所示.

图1-6先行进位的四位二进制并行加法器封装图

接下来对该加法器进行测试，由于输入值得组合较多，这里选取部分输入进行测试

1.输入A=0B,B=1011B, Co=0B，理论输出所示，与理论结果一致

=0B,S=1011B，实际输出如图1-7

10 / 31

《数字电路与逻辑设计》实验报告

图1-7 测试样例1

2. 输入A=1111B,B=1111B, Co =1B，理论输出图1-8所示，与理论结果一致

=1B,S=1111B，实际输出如

图1-8 测试样例2

3. 输入A=1100B,B=0011B, Co =1B，理论输出图1-9所示，与理论结果一致

=1B,S=0000B，实际输出如

图1-9 测试样例3

4. 输入A=0100B,B=1001B, Co =1B，理论输出图1-10所示，与理论结果一致

=0B,S=1110B，实际输出如

11 / 31

《数字电路与逻辑设计》实验报告

图1-10 测试样例4

12 / 31