华中科技大学数字逻辑实验

来源：用户分享时间：2025/5/30 5:00:23 本文由

loading 分享下载这篇文档手机版

说明：文章内容仅供预览，部分内容可能不全，需要完整文档或者需要复制内容，请下载word后使用。下载word有问题请添加微信号:xxxxxxx或QQ：xxxxxx 处理（尽可能给您提供完整文档），感谢您的支持与谅解。

《数字电路与逻辑设计》实验报告

图2-2 封装后的小型实验室门禁系统

5、实验方案设计

（1）设计一个四位二进制可逆计数器电路

经分析采用异步时序逻辑电路，根据题意列出四位二进制可逆计数器的二进制状态表如表2-1所示.

表2-1四位二进制可逆计数器的二进制状态表次态Q3n+1Q2n+1Q1n+1Q0n+1 现态 Q3Q2Q1Q0 CPU CPD 0000 0001 1111 0001 0010 0000 0010 0011 0001 0011 0100 0010 0100 0101 0011 0101 0110 0100 0110 0111 0101 0111 1000 0110 1000 1001 0111 1001 1010 1000 1010 1011 1001 1011 1100 1010 1100 1101 1011 1101 1110 1100 1110 1111 1101 1111 0000 1110 根据表2-1所示状态表，采用D触发器，可确定在输入脉冲作用下的状态转移关系和激励函数真值表，如表2-2所示。

表2-2 状态转移关系及激励函数真值表输入现态次态状态跳变激励函数 CPDCPU Q3Q2Q1Q0 Q3n+1Q2n+1Q1n+1Q0n+1 Q3 Q2 Q1 Q0 C3 D3 C2 D2 C1 D1 C0 D0 01 d d d 1 0000 0001 0001 0010 d d 1 0 17 / 31

《数字电路与逻辑设计》实验报告

0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111 10 0000 0001 0010 0011 0100 0101 0110

0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111 0000 1111 0000 0001 0010 0011 0100 0101 d d d d 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 d d d d d 1 d d d 1 0 0 d d d d d 1 d d d d 1 0 d d d d d 1 d d d 0 1 0 1 0 1 d d d d d 0 d d d d 0 1 d d d d d 0 18 / 31

《数字电路与逻辑设计》实验报告

0111 1000 1001 1010 1011 1100 1101 1110 1111 0110 0111 1000 1001 1010 1011 1100 1101 1110 d d d 0 1 1 0 1 0 1 0 1 0 1 0 d d d d d 0 d d d d 0 1 d d d d d 0 d d d 利用卡诺图化简得到

在加计数时，CPU有脉冲，通过观察表6-2可以看出C3所要求的触发信号可由Q2Q1Q0提供，C2所要求的触发信号

可由Q0提供，C0所要求的触发信号

可由Q1Q0提供，C1所要求的触发信

可由CPU提供.

在减计数时，CPD有脉冲，通过观察表6-2可以看出C3所要求的触发信号可由号

提供，C2所要求的触发信号可由

提供，C0所要求的触发信号

可由提供，C1所要求的触发信

可由CPU提供.

19 / 31

《数字电路与逻辑设计》实验报告

综合加计数和减计数，可知

使用Logism做出电路图如图2-1所示：

图2-1 一个四位二进制可逆计数器

图2-2四位二进制可逆计数器封装图

（2）用实验一中已封装的“先行进位的四位二进制并行加法器”设计将实验室内人数转换成8421BCD码的电路

由题意可列出四位二进制数和8421码的对应关系，如表2-3所示

表2-3 四位二进制数与8421码对应表

20 / 31

搜索更多关于：华中科技大学数字逻辑实验的文档

华中科技大学数字逻辑实验.doc 将本文的Word文档下载到电脑，方便复制、编辑、收藏和打印

下载这篇word文档

本文链接：https://www.diyifanwen.net/c447hw7kzrv47hq70zb090vngk58yn6010f6_5.html（转载请注明文章来源）