实现半加和Sn电路，画出逻辑电路图。
表1-5 半加器真值表 An 0 0 1 1
Bn 0 1 0 1 Sn 0 1 1 0 五、实验报告要求及讨论
1.按各步骤要求填表并画逻辑图。 2.回答问题：
（1）怎样判断门电路逻辑功能是否正常？
（2）与非门和或非门一个输入接连续脉冲，其余端什么状态时允许脉冲通过？什么状态时禁止脉冲通过？
（3）异或门又称可控反相门，为什么？
（4）CMOS门电路的多余输入端能否悬空，为什么？
14Vcc131211109814Vcc1312111098&&1234&&GND567&&1234&&GND567
图1-9 74LS00的外引脚图 图1-10 TC4011的外引脚图
14Vcc1312111098
??1??11234??1??1GND567
图1-11 74LS02的外引脚图
- 5 -
实验二 组合逻辑电路的设计与化简
一、实验目的
1.掌握组合逻辑电路的设计与化简方法； 2.掌握用基本集成芯片设计组合电路的方法。
二、实验器材
1.数字电路学习机 2.集成芯片
74LS00 TC4011 74LS10 74LS86 3.导线若干
1台 1片 1片 1片 1片
四2输入TTL与非门 四2输入CMOS与非门 三3输入TTL与非门 四2输入异或门
三、预习要求
1.了解实验所需集成芯片的引脚功能； 2.复习组合逻辑电路设计与化简的方法； 3.完成各实验内容中的原理电路图。
四、实验内容及步骤
1.用最少的2输入与非门实现下列逻辑函数，画出逻辑电路图，并用实验验证。 F1（A，B，C，D）=∑m（0，1，2，3，4，5，10，11，14，15） F2（A，B，C，D）=ABC（AB+CD+AD） 2.设计一表决电路。 某三人参加会议，对某项提案进行表决，如果同意，就按下桌前的按钮，用逻辑“1”表示，如果不同意，就不按，用逻辑“0”表示。如果三人中有两人或两人以上同意，提案就通过，用逻辑“1”表示，否则就不通过，用逻辑“0”表示。试用74LS00、TC4011各一片实现上述功能。
3.设计一数据选择电路，要求为三选一，用74LS00、TC4011和74LS10各一片来实现。
4.利用74LS86设计四输入变量的奇偶校验电路，若输入“1”的个数为偶，则输出为“0”，否则为“1”。（集成芯片的引脚图见图2-1、图2-2）
- 6 -
14Vcc1312111098&&&GND3456712
图2-1 74LS10的引脚图 图2-2 74LS86的引脚图
五、实验报告要求与讨论
1.根据题目要求，写出化简过程，画出设计逻辑电路图。 2.说明实验过程中出现故障的原因及排除方法。
3.思考题：有同学用完好的74LS12（OC门）代替74LS10组装实验电路，发现无输出，试分析原因，74LS12引脚排列与74LS10相同。
- 7 -
实验三 译码器、数据选择器和加法器
一、实验目的
1.掌握中规模集成电路74LS138、74LS151和74LS283的逻辑功能及其测试方法； 2.掌握用中规模集成电路设计组合逻辑电路的方法。
二、实验器材
1.数字电路学习机 2.集成芯片
74LS138 74LS151 74LS283 74LS00 3.导线若干
1台 1片 1片 2片 2片
3线-8线译码器 8选1数据选择器 4位二进制超前进位全加器 四2输入TTL与非门
三、预习要求
1.了解74LS138、74LS151和74LS283的工作原理、引脚图、逻辑功能及使用方法； 2.复习用中规模集成电路设计组合逻辑电路的方法； 3.根据实验内容的要求画出原理电路图。
表3-1 74LS138功能表
输 入 使 能 选 择 输 出 G1 G2A G2B A B C Y0Y1Y2Y3Y4Y5Y6Y7 X H X X X X H H H H H H H H X X H X X X H H H H H H H H L X X X X X H H H H H H H H H L L L L L L H H H H H H H H L L L L H H L H H H H H H H L L L H L H H L H H H H H H L L L H H H H H L H H H H H L L H L L H H H H L H H H H L L H L H H H H H H L H H H L L H H L H H H H H H L H H L L H H H H H H H H H H L
四、实验内容及步骤
1.译码器、数据选择器、加法器的逻辑功能测试 （1）译码器功能测试。
- 8 -
相关推荐：
loading