（3） 与非门的输入端接同类与非门的输出高电平 3.6V 输出时，若 T1
管导通，则 VB1=3.6+0.5=4.1。而若 VB1>2.1V 时，将使 T1 的集电结正偏，T2，T3 处于饱和状态，这时
VB1 被钳位在 2.4V，即 T1 的发射结不可能处于导通状态，而是处于反偏截止。由（1）（2），当 VB1≥2.1V，与非门输出为低电平。
（4） 与非门输入端接 10kΩ的电阻到地时，教材图 3.2.8 的与非门输
入端相当于解 3.2.2 图
所示。这时输入电压为 VI=若 T1 导通，
(Vcc-VBE)=10（5-0.7）／（10+4）=3.07V。
则 VBI=3.07+ VBE=3.07+0.5=3.57 V。但 VBI 是个不可能大于 2.1V 的。当 VBI=2.1V 时，将使 T1 管的集电结正偏，T2，T3 处于饱和，使 VBI 被钳位在 2.1V，因此，当 RI=10kΩ时，T1 将处于截止状态，由（ 1 ）这时相当于输入端输入高电平。
3.2.3 设有一个 74LS04 反相器驱动两个 74ALS04 反相器和四个 74LS04 反相器。（1）问驱动门是否超载？（2）若超载，试提出一改进方案；若未超载，问还可增加几个 74LS04 门？
解：（1）根据题意，74LS04 为驱动门，同时它有时负载门，负载门中还有 74LS04。
从主教材附录 A 查出 74LS04 和 74ALS04 的参数如下（不考虑符号）
74LS04：IOL(max) =8mA, IOH (max) =0.4mA; IIH(max) =0.02mA.
4 个 74LS04 的输入电流为：4 IIL(max) =4 × 0.4mA=1.6mA,
4 IIH(max) =4 × 0.02mA=0.08mA
2 个 74ALS04 的输入电流为：2 IIL(max) =2 × 0.1mA=0.2mA,
2 IIH(max) =2 × 0.02mA=0.04mA。
① 拉电流负载情况下如图题解 3.2.3（a）所示，74LS04 总的拉电流为两部分，即 4 个
74ALS04 的高电平输入电流的最大值 4 IIH(max) =0.08mA 电流之和为
0.08mA+0.04mA=0.12mA.而 74LS04 能提供 0.4mA 的拉电流，并不超载。
② 灌电流负载情况如图题解 3.2.3（b）所示，驱动门的总灌电流为 1.6mA+0.2mA=1.8mA. 而 74LS04 能提供 8mA 的灌电流，也未超载。
（2）从上面分析计算可知，74LS04 所驱动的两类负载无论书灌电流还是拉电流均未超
3.2.4 图题 3.2.4 所示为集电极门 74LS03 驱动 5 个 CMOS 逻辑门，已知 OC 门输管截止时的漏电流=0.2mA；负载门的参数为：=4V,=1V,==1A 试计算上拉电阻的值。
从主教材附录 A 查得 74LS03 的参数为：VOH(min) =2.7V，VOL(max) =0.5V，
IOL(max) =8mA.根据式（3.1.6）形式（3.1.7）可以计算出上拉电阻的值。
灌电流情况如图题解 3.2.4（a）所示，
74LS03 输 出 为 低 电 平 ， IIL total( 0.001mA=0.005mA, 有
)
=5 IIL =5 ×
Rp(min) = VDD ?VOL(max) = (5?4)V ≈0.56KΩ
IOL(max) ?IIL total( ) (8?0.005)mA
拉电流情况如图题解 3.2.4（b）所示，74LS03 输出为高电平，
IIH total() =5 IIH =5 × 0.001mA=0.005mA
由于VOH(min) RP(max) = VDD ?VoH(min) = (5?4)V =4.9KΩ IOL total() +IIH total( ) (0.2?0.005)mA 综上所述，RP 的取值范围为 0.56Ω～4.9Ω 3.6.7 设计一发光二极管(LED)驱动电路,设 LED 的参数为V=2.5V, I=4.5Ma;若V=5V,当 LED 发亮时,电路的输出为低电平,选出集成门电路 的型号,并画出电路图. 解:设驱动电路如图题解 3.6.7 所示,选用 74LSO4 作为驱动器件,它的输出低电平电流 I R= V=8mA, V VV I =0.V(5 2.5 0.5v = ??444 ≈4.5mA 第四章 组合逻辑 习题解答 L = AB+ AB = A B 首先将输入波形分段，然后逐段画出输出波形。
相关推荐：
loading