某台计算机系统的内存储器设置有20位的地址线，16位的并行输入/输出端，试计算它的最大存储容量？ （基本题，第1节）
20
答：它的最大存储容量为：2×16位=1M×16位
存储器的扩展
自测练习
2.4.1.
存储器的扩展有（ ）和（ ）两种方法。
2.4.2. 如果用2K×16位的存储器构成16K×32位的存储器，需要（ ）片。 （a） 4 （b） 8 （c） 16
2.4.3. 用4片256×4位的存储器可构成容量为（ ）位的存储器。
2.4.4. 若将4片6116 RAM扩展成容量为4K×16位的存储器，需要（ ）根地址
线。
（a） 10 （b） 11 （c） 12 （d）13
2.4.5. 将多片1K×4位的存储器扩展成8K×4位的存储器是进行（ ）扩展；若
扩展成1K×16位的存储器是进行（ ）扩展。 2.4.6. 256?4的存储器有（ ）根数据线，（ ）根地址线，若该存储器的起
始地址为００Ｈ，则最高地址为（ ），欲将该存储器扩展为1K?8的存储系统，需要256?4的存储器（ ）个。
答案：
1．字扩展，位扩展 2．C
3．256×16/1K×4 4．C
5．字，位
6．4，8，FF，8
自测练习
1
存储器中可以保存的最小数据单位是（ ）。 （a） 位 （b） 字节 （c） 字
2 指出下列存储器各有多少个存储单元？多少根地址线和数据线？
2.1.1 2K×8位 （ ）（ ） 2.1.2 256×2位 （ ）（ ） 2.1.3 1M×4位 （ ）（ ）
3． ROM是（ ）存储器。
（a）非易失性 （b）易失性
（c）读/写 （d） 以字节组织的 4．数据通过（ ）存储在存储器中。
（a）读操作 （b）启动操作 （c）写操作 （d） 寻址操作
5．RAM给定地址中存储的数据在（ ）情况下会丢失。 （a）电源关闭 （b）数据从该地址读出 （c）在该地址写入数据 （d）答案（a）和（c）
6．具有256个地址的存储器有（ ）地址线。
（a）２５６条 （b）６条 （c）8条 （d）16条 7．可以存储２５６字节数据的存储容量是（ ）。 （a）２５６×１位 （b）２５６×８位
（c）１Ｋ×４位 （d）２Ｋ×１位
答案： 1． a 2．（a） 2048×8，11
（b） 512，8
（c） 1024×1024×4，20
3．a 4．c 5．d 6．c 7．b
1．4位寄存器需要（ ）个触发器组成。
2．图6-1中，在CP（ ）时刻，输入数据被存储在寄存器中，其存储时间为（ ）。 3．在图6-4中，右移操作表示数据从（ ）（FF0，FF3）移向（FF0，FF3）。 4．在图6-7中，当SHIFT/LOAD为（ ）电平时，寄存器执行并行数据输入操作； 5．74LS194的5种工作模式分别为（ ）。 6．74LS194中，清零操作为（ ）（同步，异步）方式，它与控制信号S1、S1（ ）（有关，无关）。
7．74LS194中，需要（ ）个脉冲可并行输入4位数据。 8．74LS194使用（ ）（上边沿，下边沿）触发。
9．为了将一个字节数据串行移位到移位寄存器中，必须要（ ）个时钟脉冲。
10．一组数据10110101串行移位（首先输入最右边的位）到一个8位并行输出移位寄存器
中，其初始状态为11100100，在两个时钟脉冲之后，该寄存器中的数据为： （a）01011110 （b）10110101 （c）01111001 （d）00101101 1．4
2．上升沿，1个CP周期 3．FF0，FF3 4．低
5．异步清零，右移，左移，保持，并行置数 6．异步，无关 7．1
8．上边沿 9．8 10．（c）01111001
自测练习（6.2）
1．为了构成64进制计数器，需要（ ）个触发器。
2．2n进制计数器也称为（ ）位二进制计数器。 3．1位二进制计数器的电路为（ ）。
4．使用4个触发器进行级联而构成二进制计数器时，可以对从0到（ ）的二进制数进行计数。
5．如题5图中，（ ）为4进制加法计数器；（ ）为4进制减法计数器。
Q
0 1 1 1J 1J Q1
CP >C1 FF0 >C1 FF1 1K 1K
题5图（a）
1 1 0 1J Q1J Q1 CP
>C1 FF0 >C1 FF1 1K 1K 题5图（b）
6．一个模7的计数器有（ ）个计数状态，它所需要的最小触发器个数为（7．计数器的模是（ ）。
（a）触发器的个数（b）计数状态的最大可能个数（b）实际计数状态的个数 8．4位二进制计数器的最大模是（ ）。
（a）16 （b）32 （c）4 （d）8
9．模13计数器的开始计数状态为0000，则它的最后计数状态是（ ）。
1．6 2．n
3．触发器 4．15 5．（a），（b） 6．7，3 7．（c） 8．（b） 9．1100
。 ）自测练习
1．为实现D触发器转换成T触发器，题1图所示的虚线框内应是（ ）。
（a）与非门
Q 1D （b）异或门 T
（c）同或门
C1 CP Q （d）或非门
2．JK触发器构成T触发器的逻辑电路为（ ）。
题1图
3．JK触发器构成T＇触发器的逻辑电路为（ ）。
答案：1．c 2． T 1J 3． 1
1K
1J 1K 5.3 JK触发器 自测练习
1．主从JK触发器是在（ ）采样，在（ ）输出。
2．JK触发器在（ ）时可以直接置1，在（ ） 时可以直接清0。 3．JK触发器处于翻转时输入信号的条件是（ ） （a） J=0，K=0 （b）J=0，K=1 （c） J=1，K=0 （d）J=1，K=1
4．J=K=1时，边沿JK触发器的时钟输入频率为120Hz。Q输出为（ ）。 （a） 保持为高电平 （b）保持为低电平 （c） 频率为60Hz波形 （d）频率为240Hz波形
5．JK触发器在CP作用下，要使Qn+1=Qn，则输入信号必为（ ）。 （a） J=K=0 （b）J= Qn，K=0 （c） J= Qn，K= Qn （d）J=0，K=1
6．下列触发器中，没有约束条件的是（ ）。 （a） 基本RS触发器 （b）主从JK触发器 （c） 钟控RS触发器 （d）边沿D触发器 7．JK触发器的四种同步工作模式分别为（ ）。
8．某JK触发器工作时，输出状态始终保持为1，则可能的原因有（ ）。
（a）无时钟脉冲输入 （b）异步置1端始终有效 （c）J=K=0 （d）J=1，K=0
9．集成JK触发器74LS76内含（ ）个触发器，（ ）（有，没有）异步清0端和异步置1端。时钟脉冲为（ ）（上升沿，下降沿）触发。 10．题10图中，已知时钟脉冲CP和输入信号J、K的波形，则边沿JK触发器的输出波形（ ）（正确，错误）。
CP
1 J K
0 1
1 1 0 0 0
相关推荐：
loading