第六章6-1～6-3-1(09) - 图文

中规模同步计数器的典型芯片(1) 74161(74LS161)

4位二进制加法计数器

计数控制

预置数据输入CENPD0D1D2D3

ENT74 161LOADCPQ0Q1Q2Q3RD

进位输出

同步预置

时钟

模24=16 计数, 0000～1111 自然二进制码规律

功能表

计数控制ENP ENT1 1计数0 1

不计数

1 0输出

保持0 0

不出现进位C

异步复位同步预置时钟

上升沿触发

计数输出

高位异步复位

CPφ?φφ?RDLOADφ010111111

ENPENT

功能

φφ0φ1

φφ101

复位置0预置保持保持(C=0)计数加1

74160(74LS160)

4位十进制加法计数器

模10 计数, 0000～1001 8421码规律外端线，功能和74161的相同。

计数控制

预置数据输入进位输出

同步ENPD0D1D2D3

C预置

ENT74160LOADCPQ0Q1Q2Q3RD

时钟异步计数输出

高位复位

74 160功能表(和74 161的相同)

CPRDLOADENPENT

功能

φ0φφφ复位置0?10φφ预置φ1101保持φ?11φ0保持(C=0)11

1

1

计数加1

(2) 74LS 192十进制可逆计数器

4位、模10

( 0000～1001 ) ,可加法、

可减法计数。(双时钟方式)

192 功能表

异步复位D异步预置D

φφμ11

异步复位加法计数时钟减法计数时钟

异步预置

预置数据

CLRCOCKUPBOCKDWLOADA192BCD

QAQBQCQD

进位输出

借位输出计数输出高位

CKUP CKDW LOAD CLR D C B A QDQCQBQA

φφ1φφφφ0 0 0 0φ00 d c b a d c b a1 1 0 φφφφ加计数μ1 0 φφφφ减计数1 1 0 φφφφ保持13

(3) 74LS 169

4位二进制可逆计数器模24=16 计数, 0000～1111 自然二进制码规律、可加法、可减法计数(电平控制)没有复位控制端CLR同步预置加减计数控制计数控制时钟预置数据

LOADU/DRCOENTENPCLKA169BCDQAQBQCQD进位(借位)输出

计数输出高位169 功能表ENP+ENT U/D LOAD CLK QDQCQBQA1 φ0 φ0 10 01 φ0 μ1 μ1 μ

保持预置加计数减计数

14

6.3中规模计数器的应用

6.3.1 用计数器芯片构成任意进制( M进制)计数电路??当所要求的计数模值M ＝计数器芯片的模值时，

——直接利用计数器芯片

??当所要求的计数模值M ＞计数器芯片的模值时，

——计数器芯片的级联。

??当所要求的计数模值M ＜计数器芯片的模值时，

——复位法、预置法。

15