基于FPGA的计时器设计（最终） - 图文

来源：用户分享时间：2025/5/25 1:10:04 本文由

loading 分享下载这篇文档手机版

说明：文章内容仅供预览，部分内容可能不全，需要完整文档或者需要复制内容，请下载word后使用。下载word有问题请添加微信号:xxxxxxx或QQ：xxxxxx 处理（尽可能给您提供完整文档），感谢您的支持与谅解。

附录F 数码管显示模块RTL视图

图F1 RTL视图

附录G 警告模块的Verilog HDL语言描述

always@(posedge iclk,negedge irst) begin if (!irst)

LED_warning_r <= 0;

else if(STOP == 1)

LED_warning_r <= 0;

else case (set_r) 2'b01 : if(omoney_r <3)

LED_warning_r <= 1;

else

LED_warning_r <= 0;

2'b10 : if(omoney_r <6)

LED_warning_r <= 1;

else

LED_warning_r <= 0;

2'b11 : if(omoney_r <12)

LED_warning_r <= 1;

else

LED_warning_r <= 0;

endcase

end

基于FPGA的计时器设计（最终） - 图文.doc 将本文的Word文档下载到电脑，方便复制、编辑、收藏和打印