100MHz等精度频率计设计(基于.VerilogHDL)

来源：用户分享时间：2025/5/26 0:02:53 本文由

loading 分享下载这篇文档手机版

说明：文章内容仅供预览，部分内容可能不全，需要完整文档或者需要复制内容，请下载word后使用。下载word有问题请添加微信号:xxxxxxx或QQ：xxxxxx 处理（尽可能给您提供完整文档），感谢您的支持与谅解。

- - .. --

DFF1模块

DFF1模块可以让使能信号和基准信号，被测信号等同上升沿，提高精准度。

word 可编辑.

- - .. --

PL模块

PL模块输入100MHz信号，通过程序转换，输出用于测试用的各个信号。

word 可编辑.

- - .. --

word 可编辑.

- - .. --

LPM_PLL模块

由于板载晶振50M，达不到100MHz要求，加入LPM_PLL模块为了倍频，得到所需要的100MHz基准信号。

word 可编辑.

100MHz等精度频率计设计(基于.VerilogHDL).doc 将本文的Word文档下载到电脑，方便复制、编辑、收藏和打印