100MHz等精度频率计设计(基于.VerilogHDL)

来源：用户分享时间：2025/5/26 0:02:45 本文由

loading 分享下载这篇文档手机版

说明：文章内容仅供预览，部分内容可能不全，需要完整文档或者需要复制内容，请下载word后使用。下载word有问题请添加微信号:xxxxxxx或QQ：xxxxxx 处理（尽可能给您提供完整文档），感谢您的支持与谅解。

- - .. --

couter32模块

计数器，采用32位，因为2^32>100M.

process模块

软件转换，由于计算结果会溢出，这里下载到板子的程序并不包含这个，process模块仅用于仿真使用。

word 可编辑.

- - .. --

MUX模块

4选1模块，选择要输出的结果

word 可编辑.

- - .. --

SMG模块

驱动4个7段数码管。

word 可编辑.

- - .. --

word 可编辑.

100MHz等精度频率计设计(基于.VerilogHDL).doc 将本文的Word文档下载到电脑，方便复制、编辑、收藏和打印