第二章 虚拟频谱仪硬件电路设计
的低阻抗。连在AD9224一起的AVDD和AVSS脚能简化退耦电容的布局，并提供仅可能短的PCB线路。
AD9224的CML管脚至少需要0.1?F的电容来去耦合，CML脚的DC电平近似为AVDD/2。对于一个0.1?F的瓷片电容和10?F钽电容连接到数字输出端上做负载电容很合适。包含大的数字负载的应用中也应该考虑增加数字退耦比例，和/或使用缓冲/锁存。
2.4 存储电路
存储器从功能上分为只读存储器(ROM)和随机读写存储器（RAM）。考虑到容量、速度等问题，这里采用了静态随机存储器（SRAM），所选用的芯片是IS61LV6416，总存储容量为64K×16bits，读写周期为10ns，有16条地址、数据线。
1.数据的存储过程：
在采样时钟的上升沿，由FPGA中的加/减计数器产生地址数据，并且ADC开始采样、转换，在采样时钟的下降沿，使两片SRAM的写信号同时有效，把转换后的12位数据同时写入到SRAM中。
2.数据的读取过程：
在采集过程中，软件控制循环检测并口25芯插头的引脚10，当检测到高电平信号时，表示设定的采样任务已经完成，此时由软件通过并口读回数据。由于并口只能进行8位数据的读写操作，所以在读数据的时候只能对两个存储器采用分时轮流操作。
D11D10D9D8D7D6D5D4D3D2D1D0I/O11I/O10I/O9I/O8I/O7I/O6I/O5I/O4I/O3I/O2I/O1I/O0____WEA15A15IS61LV6416??????AD____AINA9224A8A7A0A0ENCAOB____采样时钟fs加入???地址计数器A7（FPGA)双向A8???减入_____RD
图2-9 采集与存储连线
15
电子科技大学硕士学位论文
存储电路用于保存AD9224的输出数据，并通过数据总线与系统交换数据，这里选用静态存储器IS61LV6416-10作为大容量随机存储器，和先进先出存储器FIFO相比，读写控制电路设计相对复杂一些，但是解决了大容量快速存储和价格昂贵等问题。IS61LV6416-10的读写周期为10ns，能够满足40MSPS采样速率的要求。
为了实现采集数据自动存储，在FPGA内部设计了地址发生器和时序控制器，其基本思路如下：系统采样时钟上升沿作为A/D转换器的工作时钟，同时这个上升沿也作为地址发生器的时钟信号，也就是在采样量化的同时地址发生器输出地址增加一个单位。
2.5通信接口设计
该模块负责整个测试平台与计算机之间的数据通信，包括计算机对测试平台控制参数的传递，信号源波形数据的传递和采集数据的回传。最初在设计通信平台时，是以并口模式设计的，但现在具有并口的计算机越来越少，取而代之的是用USB接口，因此我们也需要对平台的通信模式采取一定程度的改变以适应现代计算机的发展。另一方面，暂时为了不让测试平台有太大的变化（平台数据都是以并行传递的），因此我们在这里采用了一个USB转并口的芯片来实现平台与计算机的通信。这里选用的USB转并口的转换芯片是CH341，通过它来实现串行到并行通信方式的转换。
2.5.1 USB串行转并行接口
我们选用的CH341转接芯片，成本低，USB转EPP通信接口模式也易于实现，并且它还具有转换成多种通信接口方式的能力，如转换为异步串口、并口以及常用的2线和4线等同步串行接口。
在异步串口方式下，CH341提供串口发送使能、串口接收就绪等交互式的速率控制信号以及常用的MODEM联络信号，用于为计算机扩展异步串口，或者将普通的串口设备直接升级到USB总线。
在打印口方式下，CH341提供了兼容USB相关规范和Windows操作系统的标准USB打印口，用于将普通的并口打印机直接升级到USB总线。
在并口方式下，CH341提供了EPP方式或MEM方式的8位并行接口，用于在不需要单片机/DSP/MCU的环境下，直接输入输出数据。
16
第二章 虚拟频谱仪硬件电路设计
除此之外，CH341芯片还支持一些常用的同步串行接口，例如2线接口（SCL线、SDA线）和4线接口（CS线、CLK线、DIN线、DOUT线）等,如图2-10所示
异步串口/RS232/RS485/RS422计算机或其它主机CH341D+转换并口打印机USB打印机D-转接芯片 图2－10 CH341常用的几种转换方式 CH341的特点[4]：
? 全速USB设备接口，兼容USB V2.0，外围元器件只需要晶体和电容。 ? 可选：通过外部的低成本串行EEPROM定义厂家ID、产品ID、序列号等 ? 低成本，直接转换原串口外围设备、原并口打印机、原并口外围设备。 ? 采用SOP-28封装，串口应用还提供小型的SSOP-20封装。
? 由于是通过USB转换的接口，所以只能做到应用层兼容，而无法绝对相同。
2.5.2 通信接口的软硬件设计
在设计这个USB转并口的通信方式中，软件和硬件设计都相对比较简单，它的硬件主要是通过转换芯片CH341附加加相应的外围电路就能够实现，而软件部分则是通过LabVIEW来调用芯片CH341自带的DLL动态链接库来实现编程。
2.5.2.1通信接口的硬件设计
CH341芯片主要通过SCL和SDA引脚配置芯片的功能，它主要有两种模式：直接组合配置和外部芯片配置。
直接组合配置是将SCL引脚和SDA引脚进行连接组合，配置CH341的功能。外部芯片配置是由SCL引脚和SDA引脚组成两线同步串口，连接外部的串行EEPROM配置芯片，通过EEPROM芯片定义芯片功能、厂商ID、产品ID等。我
17
USBEPP并口和MEM并口常用的2线和4线串口 电子科技大学硕士学位论文
这里芯片配置方式选用的是直接组合配置方式。其特点是：无需增加额外成本，但是只能使用默认的厂商ID和产品ID等信息（如表2-2）。在直接组合配置下，除了产品ID之外，其它信息与外部芯片配置的默认值相同。
表2-2 SDA和SCL的不同组合方式 SCL和SDA的引脚状态 SDA悬空，SCL悬空 SDA接低电平，SCL悬空 SDA和SCL直接相连 芯片功能 USB转异步串口，仿真计算机串口 USB转EPP/MEM并口及同步串口 转换并口打印机到标准USB打印机 默认的产品ID 5523H 5512H 5584H 在本课题中，主要是通过CH341芯片来转接EPP并口方式，而EPP并口的主要引脚包括WR#引脚、DS#引脚、AS#引脚、WAIT#引脚。
EPP方式通过WR#、DS#和AS#的逻辑组合执行具体操作。WR#用于指示当前的数据或地址传输方向，对计算机端而言，高电平是对外部电路执行读操作，低电平是对外部电路执行写操作。选通信号是低电平有效的脉冲信号，选通信号包括数据选通DS#和地址选通AS#，DS#有效执行数据操作，AS#有效执行地址操作。CH341支持WAIT#等待信号，在CH341开始输出低电平选通信号后，如果WAIT#为低电平，那么选通信号将继续保持低电平直到WAIT#恢复为高电平才结束输出[4]。
CH341芯片内置了USB上拉电阻，UD+和UD-引脚应该直接连接到USB总线上。 为了在电源上电期间可靠复位并且减少外部干扰，在RSTI引脚与VCC之间跨接一个容量为0.47uF左右的电容。 CH341芯片正常工作时需要外部向XI引脚提供12MHz的时钟信号。一般情况下，时钟信号由CH341内置的反相器通过晶体稳频振荡产生。外围电路只需要在XI和XO引脚之间连接一个12MHz的晶体，并且分别为XI和XO引脚对地连接振荡电容。 CH341芯片使用5V电源电压时，V3引脚应该外接容量为0.01uF左右的电源去耦电容。 具体硬件电路图如图2－11所示
18
相关推荐：
loading