第一范文网 - 专业文章范例文档资料分享平台

Altium Designer Winter 09常用技巧

来源:用户分享 时间:2025/5/24 17:46:37 本文由loading 分享 下载这篇文档手机版
说明:文章内容仅供预览,部分内容可能不全,需要完整文档或者需要复制内容,请下载word后使用。下载word有问题请添加微信号:xxxxxxx或QQ:xxxxxx 处理(尽可能给您提供完整文档),感谢您的支持与谅解。

选项双击,此时在上方的“Query”窗口中会出现“IsViaALL”,点击“确定”,返回规则设定界面。然后在“关联类型”下来菜单中选择“direct connect”。

一般DXP软件会默认将新建的规则优先权大于原先的规则,如果不是,我们可以手工修改,使该过孔覆铜的规则优先于其它的覆铜规则,点击下方的“优先权”,出现“编辑规则优先权”窗口,如下图所示:

选择“IsViaALL”项,点击下方的“增加优先权”,将IsViaALL”项的优先权设置为 1,默认为 2。

20.完成PCB后,使用“工具”—“设计规则检查”,出现检测规则设置窗口,一般我们使用默认即可,点击“运行DRC” ,进行电气规则检查,弹出错误信息窗口,若有错误则会显示错误的信息。

选中其中一条信息双击会自动跳转到PCB出错的地方,出错的地方软件会显示出绿色,如下图,对其点击鼠标右键,选择“冲突”—“显示所以冲突”,弹出“违规详情”对话框,如下图在“违规规则”中,我们可以看到“Clearance Constraint(Gap=30mil)”的信息,这是因为我们在规则中设置了“Clearance”的“最小清除”为30mil,而该电阻的两个焊盘间距却小于30mil,我们在规则中将“Clearance”的“最小清除”改为10mil,在运行DRC检测发现该错误信息已经没有了。

搜索更多关于: Altium Designer Winter 09常用技巧 的文档
Altium Designer Winter 09常用技巧.doc 将本文的Word文档下载到电脑,方便复制、编辑、收藏和打印
本文链接:https://www.diyifanwen.net/c5atz50r22a28mwx144t1_3.html(转载请注明文章来源)
热门推荐
Copyright © 2012-2023 第一范文网 版权所有 免责声明 | 联系我们
声明 :本网站尊重并保护知识产权,根据《信息网络传播权保护条例》,如果我们转载的作品侵犯了您的权利,请在一个月内通知我们,我们会及时删除。
客服QQ:xxxxxx 邮箱:xxxxxx@qq.com
渝ICP备2023013149号
Top