青岛理工大学琴岛学院专科毕业设计说明书（论文）
系统结构框图如：图3-1
图3-1 系统结构框图
键盘控制AT89S51 单 片 机 系 统 74HC 164 接 口 电 路 LCD显示与 LED倒计时 模块
系统各部分工作：
(1)程序设置初始时间，通过AT89S51单片机内部相应寄存器来实现。
(2) 由AT89S51单片机的定时器每秒钟通过P3.0口向74HC164的数据端口送信息，由74HC164的输出口显示红、绿、黄灯的点亮时间情况；由AT89S51的P1.0、P1.1、P1.2、P1.3口显示每个灯的点亮情况。
(3) AT89S51通过程序设置各个信号灯的点亮时间，通过程序设置左转绿、绿、红时间依次为20秒、20秒、40秒循环，由AT89S51的 P3口向74HC164的数据口输出。 (4)通过AT89S51单片机的P3口来控制系统是工作。
(5)74HC164的A、B口用于串行输出时间位，经过串并转换送到七段数码管的八的引脚。而P1口用于输出控制信号．而通过74LS04反向器实现控制各个灯的情况．它采用5V的直流电来驱动二极管。
(6)AT89S51本身集成了看门狗指令，当系统出现异常看门狗将发出溢出中断。通过专用端口输出，引起RESET复位信号复位系统。
3.3芯片选择与介绍
3.3.1 AT89S51芯片
选用的AT89S51与同系列的AT89C51在功能上有明显的提高，最突出是的可以实现在线的编程。用于实现系统的总的控制。其主要功能列举如下： 1、为一般控制应用的 8 位单片机
2、晶片内部具有时钟振荡器（传统最高工作频率可至 33MHz） 3、内部程式存储器（ROM）为 4KB
- 6 -
青岛理工大学琴岛学院专科毕业设计说明书（论文）
4、内部数据存储器（RAM）为 128B 5、外部程序存储器可扩充至 64KB 6、外部数据存储器可扩充至 64KB
7、32 条双向输入输出线，且每条均 可以单独做 I/O 的控制 8、5 个中断向量源 9、2 组独立的 16 位定时器 10、1 个全双工串行通信端口
11、8751 及 8752 单芯片具有数据保密的功能 12、单芯片提供位逻辑运算指令 AT89S51各引脚功能介绍：如图3-2
图3-2 AT89S51引脚功能图
VCC：ATAT89S51 电源正端输入，接+5V。 VSS：电源地端。
XTAL1：单芯片系统时钟的反向放大器输入端。
XTAL2：系统时钟的反向放大器输出端，一般在设计上只要在 XTAL1 和 XTAL2 上接上一只石英振荡晶体系统就可以动作了，此外可以在两个引脚与地之间加入一个 20PF 的小电容，可以使系统更稳定， 避免噪声干扰而死机。 RESET：AT89S51的重置引脚，高电平动作，当要对晶片重置时，只要对此引脚电平提升至高电平并保持两个机器周期以上的时间，AT89S51便能完成系统重置的各项动作，使
- 7 -
青岛理工大学琴岛学院专科毕业设计说明书（论文）
得内部特殊功能寄存器之内容均被设成已知状态，并且至地址0000H处开始读入程序代码而执行程序。
EA/Vpp：\为英文\的缩写，表示存取外部程序代码之意，低电平动作，也就是说当此引脚接低电平后，系统会取用外部的程序代码（存于外部EPROM中）来执行程序。因此在8031及8032中，EA引脚必须接低电平，因为其内部无程序存储器空间。如果是使用 8751 内部程序空间时，此引脚要接成高电平。此外，在将程序代码烧录至8751内部EPROM时，可以利用此引脚来输入21V的烧录高压（Vpp）。
ALE/PROG：ALE是英文\的缩写，表示地址锁存器启用信号。ATAT89S51可以利用这个引脚来触发外部的8位锁存器（如74LS373），将端口0的地址总线（A0～A7）锁进锁存器中，因为ATAT89S51是以多工的方式送出地址及数据。平时在程序执行时ALE引脚的输出频率约是系统工作频率的1/6，因此可以用来驱动其他周边晶片的时基输入。此外在烧录8751程序代码时，此引脚会被当成程序规划的特殊功能来使用。 PSEN：此为\的缩写，其意为程序储存启用，当8051被设成为读取外部程序代码工作模式时（EA=0），会送出此信号以便取得程序代码，通常这支脚是接到EPROM的OE脚。ATAT89S51可以利用PSEN及RD引脚分别启用存在外部的RAM与EPROM，使得数据存储器与程序存储器可以合并在一起而共用64K的定址范围。
PORT0（P0.0～P0.7）：端口0是一个8位宽的开路电极（Open Drain）双向输出入端口，共有8个位，P0.0表示位0，P0.1表示位1，依此类推。其他三个I/O端口（P1、P2、P3）则不具有此电路组态，而是内部有一提升电路，P0在当作I/O用时可以推动8个LS的TTL负载。如果当EA引脚为低电平时（即取用外部程序代码或数据存储器），P0就以多工方式提供地址总线（A0～A7）及数据总线（D0～D7）。设计者必须外加一个锁存器将端口0送出的地址锁住成为A0～A7，再配合端口2所送出的A8～A15合成一组完整的16位地址总线，而定位地址到64K的外部存储器空间。
PORT2（P2.0～P2.7）：端口2是具有内部提升电路的双向I/O端口，每一个引脚可以推动4个LS的TTL负载，若将端口2的输出设为高电平时，此端口便能当成输入端口来使用。P2除了当作一般I/O端口使用外，若是在ATAT89S51扩充外接程序存储器或数据存储器时，也提供地址总线的高字节A8～A15，这个时候P2便不能当作I/O来使用了。 PORT1（P1.0～P1.7）：端口1也是具有内部提升电路的双向I/O端口，其输出缓冲器可以推动4个LS TTL负载，同样地，若将端口1的输出设为高电平，便是由此端口来输入数据。如果是使用8052或是8032的话，P1.0又当作定时器2的外部脉冲输入脚，而P1.1可以有T2EX功能，可以做外部中断输入的触发引脚。
PORT3（P3.0～P3.7）：端口3也具有内部提升电路的双向I/O端口，其输出缓冲器可以推动4个TTL负载，同时还多工具有其他的额外特殊功能，包括串行通信、外部中断控制、计时计数控制及外部数据存储器内容的读取或写入控制等功能。 其引脚分配如下：
P3.0：RXD，串行通信输入。
- 8 -
青岛理工大学琴岛学院专科毕业设计说明书（论文）
P3.1：TXD，串行通信输出。 P3.2：INT0，外部中断0输入。 P3.3：INT1，外部中断1输入。 P3.4：T0，计时计数器0输入。 P3.5：T1，计时计数器1输入。
P3.6：WR：外部数据存储器的写入信号。 P3.7：RD，外部数据存储器的读取信号。 3.3.2 74HC164芯片介绍
74HC164为串行输入、并行输出移位寄存器，74HC164为单向总线驱动器。
在串行口为方式0状态，即工作在移位寄存器方式，波特率为振荡频率的十二分之一。器件执行任何一条将SBUF作为目的寄存器的命令时，数据便开始从RXD端发送。在写信号有效时，相隔 一个机器周期后发送控制端SEND有效，即允许RXD发送数据，同时，允许从TXD端输出移位脉冲。第一帧（8位）数据发送完毕时，各控制信号均恢复原状态，只有TI保持高电平，呈中断申请状态。第一个74HC164把第一帧数据并行输出，LED1显示该数据。然后，用软件将TI清0，发送第二帧数据。第二帧数据发送完毕，LED1显示第二帧数据，第一帧数据串行输入给第二个74HC164，LED2显示第一帧数据。依此类推，直到把数据区内所有数据发送出去。应该注意，数据全部发送完后，第一帧数据在最后一个LED显示。由于TXD端最多可以驱动8个TTL门。 3.3.3 74LS04输出信号与信号灯
要使行人能看见信号灯的情况，必须把P1口输出的信号进行放大，这里我们用74LS04反向器，当极性为高电平时晶闸管导通，该支路指示灯亮；当极性为低电平时关断，该支路指示灯灭。
七段数码管的显示及与74HC164的连接显示不同的数字如 SP，g,f,e,d,c,b,a 管角上加上0FEＨ所以 ＳＰ上为０伏，不亮其余为ＴＴＬ高电平，全亮则显示为８。 74LS04（6反向器）主要对信号 起了反向作用。 其它器件的功能如：
7805的功能，既提供稳定的+5V电压。
- 9 -
LED 灯的显示原理:通过同名管脚上所加电平的高低来控制发光二极管是否点亮。
相关推荐：
loading