基于DDS的精密正弦信号发生器的设计
直接数字频率合成技术与传统频率合成技术相比具有难以比拟的优点，如频率切换速度快、分辨率高、频率和相位易于控制等。因此得到越来越广泛的应用，成为当今现代电子系统及设备中频率源设计的首选。对于自行设计的基于FPGA芯片的解决方案：DDS技术的实现依赖于高速、高性能的数字器件。可编程逻辑器件以其速度高、规模大、可编程，以及有强大EDA软件支持等特性，十分适合实现DDS技术[7]。
本设计可基于DDS的基本原理，利用Altera公司的FPGA芯片FLEX10系列器件设法将波形采样点的值依次通过数模转换器（MDAC）转换成模拟量输出,可达到预期的目的，具有较高的性价比。其基本环节由计数器、只读存储器、数模转换器和滤波器等组成。具体方案如下:累加器由加法器和D触发器级联组成。在时钟脉冲fc的控制下，对输入频率控制字K进行累加，累加满量时产生溢出。相位累加器的输出对应于该合成周期信号的相位，并且这个相位是周期性的，在0～2范围内起变化。相位累加器位数为N，最大输出为2-1，对应于2的相位，累加一次就输出一个相应的相位码，通过查表得到正弦信号的幅度，然后经D/A转换及低通滤波器滤除不需要的取样分量，以便输出频谱纯净的正弦波信号。整个DDS电路的电路结构如图3-7所示。
相位/幅度转换电路相位累加器NNN算术运算电路ROM输入寄存器频率调协字输入低位累加器是我们所需要的。而利用FPGA则可以根据需要方便地实现各种比较复杂的调频、调相和调幅功能，具有良好的实用性。就合成信号质量而言，专用DDS芯片由于采用特定的集成工艺，内部数字信号抖动很小，可以输出高质量的模拟信号；利用FPGA
13
系 统 控 制 电 路进位信号基准时钟算术运算电路相位控制字加法器输出控制频率控制字高位累加器输出控制信号 图3-7 FPGA实现的DDS原理框图
虽然有的专用DDS芯片的功能也比较多，但控制方式却是固定的，因此不一定
基于DDS的精密正弦信号发生器的设计
也能输出较高质量的信号，虽然达不到专用DDS芯片的水平，但信号精度误差在允许范围之内[8]。
3.6 FPGA设计DDS电路的具体实现
FPGA设计的DDS系统主要由相位累加器及相位/幅度转换电路组成[11]。根据设计的具体要求，还设计了一个系统控制电路，这一电路可灵活设计，以突出FPGA的优点所在。另外采用VHDL硬件描述语言实现整个DDS电路，不仅利于设计文档的管理，而且方便设计的修改和扩充，还可以在不同FPGA器件之间实现移植。
3.6.1 相位累加器部分
在用FPGA设计DDS电路的时候，相位累加器是决定DDS电路性能的一个关键部分[12]。小的累加器可以利用FLEX器件的进位链得到快速、高效的电路结构。然而由于进位链必须位于临近的LAB（逻辑阵列块）和LE（逻辑单元）内，因此长的进位链势必会减少其它逻辑使用的布线资源，同时过长的进位链也会制约整个系统速度的提高。另一种提高速度的办法是采用流水线技术，即把在一个时钟内要完成的逻辑操作分成几步较小的操作，并插入几个时钟周期来提高系统的数据吞吐率。但是流水线技术比较适合开环结构的电路，要用在累加器这样的闭环反馈的电路中必须谨慎考虑，以保证设计的准确无误。
综合考虑后，相位累加器采用流水线技术来实现，这样能保证较高的资源利用率，又能提高系统的性能和速度。设计中整个系统只加入了一级流水线来提高速度。为了进一步提高速度，在设计相位累加器模块和加法器模块时并没有采用FPGA单元库中16～32位加法器，尽管它们可以很容易地实现高达32位的相位累加器，但当工作频率较高时，它们较大的延时不能满足速度要求，故不可取。因此，具体实现时分别采用了4个和8个4位累加器，以流水线的方式实现16位累加器和32位加法器。采用流水线技术可以大大提高系统的工作速度[13]。
3.6.2 相位/幅度转换电路
相位/幅度转换电路是DDS电路中的另一个关键部分。该电路通常采用ROM结构，相位累加器的输出是一种数字式锯齿波，通过取它的若干位作为ROM的地址输入，而后通过查表和运算，ROM就能输出所需波形的量化数据。
在FPGA（针对Altera公司的器件）中，ROM一般由EAB实现，且ROM表的
14
基于DDS的精密正弦信号发生器的设计
尺寸随地址位数或数据位数的增加成指数递增关系，因此在满足信号性能的前提下，如何有效利用FPGA的有限资源，成为相位/幅度转换电路中最关键的一点[14]。在设计时可充分利用信号周期内的对称性和算术关系来减少EAB的开销。相位/幅度转换电路中的主要问题在于ROM的大小。由于本设计只需要输出正弦波，故考虑了以下的优化方式：正弦波信号对于x=π直线成奇对称，基于此可以将ROM表减至原来的1/2，再利用左半周期内，波形对于点（π/2，0）成偶对称，进一步将ROM表减至最初的1/4，因此通过一个正弦码表的前1/4周期就可以变换得到的正弦的整个周期码表，这样就节省了将近3/4的资源[15]。
3.6.3 波形表生成
由于DDS中波形表存储器是采用FPGA芯片内部的LPM_ROM实现,故波形表可以VHDL编程的.mif文件形式存入LPM_ROM中,具体实现见附录2。
15
基于DDS的精密正弦信号发生器的设计
4.系统外围电路设计
4.1 系统组成框图
系统控制电路主要是根据是否需要相位调制及频率调制，系统时钟是否需要分频得到所需的基准时钟，频率码的输入方式是串行、并行还是微机接口方式。
本设计主要由FPGA与DA转换芯片的接口电路、低通滤波电路、外扩的键盘控制电路以及数码管显示电路组成。其具体组成框图如下图4-1所示：
显示电路模块 FPGA 4*4键盘模块 DA模块 输出 低通滤波器 图4-1 系统组成框图
4.2 D/A转换电路
因为要产生两路具有相位差的正弦波，所以必须采用一片D/A转换芯片将两路信号分别转换成模拟量输出。在此选用转换速率为500ns的芯片DAC0832作为数字量到模拟量的转换器件。
4.2.1 DAC0832芯片简介
利用FPGA芯片和DAC0832进行低频函数信号发生器的设计。本设计能产生正弦波、锯齿波、三角波和方波。
ADC0832的介绍：DAC0832是8分辨率的D/A转换集成芯片。与微处理器完全兼容。这个DA芯片以其价格低廉、接口简单、转换控制容易等优点，在单片机应用系统中得到广泛的应用。D/A转换器由8位输入锁存器、8位DAC寄存器、8位D/A转换电路及转换控制电路构成。
DAC0832结构：D0～D7：8位数据输入线，TTL电平，有效时间应大于90ns(否则锁存器的数据会出错)；
ILE：数据锁存允许控制信号输入线，高电平有效；
16
相关推荐：
loading