基于DDS的精密正弦信号发生器的设计
CS：片选信号输入线（选通数据锁存器），低电平有效；
WR1：数据锁存器写选通输入线，负脉冲（脉宽应大于500ns）有效。由ILE、CS、WR1的逻辑组合产生LE1，当LE1为高电平时，数据锁存器状态随输入数据线变换，LE1的负跳变时将输入数据锁存；
XFER：数据传输控制信号输入线，低电平有效，负脉冲（脉宽应大于500ns）有效；
WR2：DAC寄存器选通输入线，负脉冲（脉宽应大于500ns）有效。由WR1、XFER的逻辑组合产生LE2，当LE2为高电平时，DAC寄存器的输出随寄存器的输入而变化，LE2的负跳变时将数据锁存器的内容打入DAC寄存器并开始D/A转换。
IOUT1：电流输出端1，其值随DAC寄存器的内容线性变化； IOUT2：电流输出端2，其值与IOUT1值之和为一常数；
Rfb：反馈信号输入线，改变Rfb端外接电阻值可调整转换满量程精度； VCC：电源输入端，Vcc的范围为+5V～+15V； VREF：基准电压输入线，VREF的范围为-10V～+10V； AGND：模拟信号地 DGND：数字信号地
DAC0832的工作方式：根据对DAC0832的数据锁存器和DAC寄存器的不同的控制方式，DAC0832有三种工作方式：直通方式、单缓冲方式和双缓冲方式。本设计选用直通方式。图4-2为DAC0832工作时序图：
图4-2 DAC0832工作时序
工作原理：DAC0832主要由8位输入寄存器，8位DAC寄存器，8位D/A转换
17
基于DDS的精密正弦信号发生器的设计
器以及输入控制电路四部分组成。8位输入寄存器用于存放主机送来的数字量，使输入数字量得到缓冲和锁存，加以控制；8位DAC寄存器用于存放待转换的数字量；8位D/A转换器输出与数字量成正比的模拟电流；由与门，非与门组成的输入控制来控制两个寄存器的选通或锁存状态。原理框图和管脚图如图4-3所示
图4-3 DAC0832原理图和管脚图
图4-3中，运算放大器A2的作用是把运算放大器A1的单向输出电压转换成双向输出电压。DAC0832与反比例放大器相连，实现电流到电压的转换，因此输出模拟信号的极性与参考电压的极性相反，数字量与模拟量的转换关系为 V01=-D2式中D=n?1n?1D2nVref (3.1)
?Dn?22n?2?...D121?D020为基准电压。由(1)式看出,如果VREF
为正,则V01为负；VREF为负，则V01为正，单极性输出。经过第二级求和运算放大器F2后得到双极性模拟输出电压为 V0??(V01VREF?)2R??2V01?VREF (3.2) R2R把(3.1)式代入(3.2)式整理得：
D?2n?1V0?VREF (3.3) n?12 18
基于DDS的精密正弦信号发生器的设计
若D/A转换器输出为双极性，如图4-4所示
图4-4 D/A转换器双极性输出电路
4.3 滤波电路
如图4-1所示，设计D/A输出后，通过滤波电路、输出缓冲电路，使信号平滑且具有负载能力。正弦波的输出频率小于262kHz，为保证262kHz 频带内输出幅度平坦，又要尽可能抑制谐波和高频噪声，综合考虑取R1=1k,R2=1k,C1=100pF,C=100pF 运放选用宽带运放LF351，用 Electronics Workbench 分析表明:截止频率约为1MHz,262KHz 以内幅度平坦。
为保证稳幅输出，选用AD817，这是一种低功耗、高速、宽带运算放大器 , 具有很强的大电流驱动能力。实际电路测量结果表明：当负载100Ω、输出电压峰-峰值1OV时，带宽大于500kHz,幅度变化小于土1%。
图4-5 低通滤波电路
19
4.5 键盘接口电路
4.4 数码管显示电路
方法，可以减少系统功率损耗。
000HZ时，显示888888HZ,更好的实现人机交流。
基于DDS的精密正弦信号发生器的设计
在键入数据时采用移位的方式逐个显示键入数值，输入完毕后其数据和单位一并
显示模块采用8个8位LED显示，可使系统实现简单化，采用动态扫描显示的
图4-7 数码管显示电路
利用程序控制，当输入频率小于10HZ时，显示000000HZ；当输入频率大于100，
显示；八位数码管，前6位用来显示0～6位数据，最后2位用以显示频率单位HZ。
这一模块是由FPGA单独实现的。FPGA完成对键盘的扫描，实现对频率控制字
的读入及处理。具体实现方法：采用4×4编码键盘，由FPGA对其行线赋初值 ‘1000’，
20
相关推荐：
loading