4.通道方式；很快 5.外围处理机方式； 12.并行性的定义
同时性：两个以上事件在同一时刻发生; 并发性：两个以上的事件在同一时间间隔发生. 13.比较水平型微指令与垂直型微指令特点。
1.水平型微指令并行操作能力强，指令高效，快速，灵活，垂直型微指令则较差。
2.水平型微指令执行一条指令时间短，垂直型微指令执行时间长。 3.由水平型微指令解释指令的微程序，有微指令字较长而微程序短的特点。垂直型微指令则相反。
4.水平型微指令用户难以掌握，而垂直型微指令与指令比较相似，相对来说，比较容易掌握。
第一章
1. 冯·诺伊曼原理及其相关
存储程序思想——把计算过程描述为由许多命令按一定顺序组成的程序，然后把程序和数据一起输入计算机，计算机对已存入的程序和数据处理后，输出结果。
存储程序并按地址顺序执行，这就是冯·诺伊曼原理结构。也是机器自动化的关键。
第二章
1. 浮点数IEEE754的计算方法（例1，例2）（计算） 2. 原码，反码、补码、移码求取 （计算） 3. 原码，反码、补码、移码的表示范围 原码的表示范围：-127~~+127； 反码的表示范围：-127~~+127
补码的表示范围：-128~~+127,（补码中的“0”只有一种形式）； 4. 奇偶校验码求取 （填空）
提供奇数个错误检测，无法检测偶数个错误，更无法识别错误信息的位置。
5. 补码加减法，变形补码加减法，溢出判断 （计算）
补码加法的特点：一是符号位要作为数的一部分参与运算，二是要在模2^n+1的意义下相加，即超过2^n+1的进位要丢掉。
[-y]补=非[y]补+2^-n； 对[y]补包括符号位“求反且最末位加1”。 溢出的判断
正溢：相加结果大于最大正数（01 变形补码）； 负溢：相加结果小于最小负数（10 变形补码）；
解决办法：1、双符号位法（变形补码），2、单符号位法。
6. 对于先行进位加法的了解，了解74181ALU 、74182CLA部件功能 （选择） 7. 浮点数加减法四个步骤简答 8. 浮点数乘除法四个步骤简答
9. 流水线原理，加速比求取（后续章节有相关题目）
第三章
1. 存储器的各种分类，三个要求。 存储器的分类方法{
存储介质：半导体存储器，磁表面存储器（磁盘存储器和磁带存储器）； 存取方式：随机存储器（半导体存储器），顺序存储器（磁带存储器）； 存储内容可变性：只读存储器（ROM）和随机读写存储器（RAM）； 信息易失性。 系统中的作用。}
存储器的分级：对存储器的要求是容量大、速度快、成本低，但是在一个存储器中要求同时兼顾这三个方面是困难的。 高速缓冲区（cache）、主存储器、外存储器。
2. SRAM不需要刷新，DRAM需要定时刷新以及DRAM的刷新方式 DRAM的刷新方式：集中式刷新、异步式刷新
3. 存储器容量的位数扩展和存储容量扩展，片数计算，地址选择（计算，画图不要求）
4. 双端口存储器命名由来，冲突判断（选择）
双端口存储器由于同一个存储器具有两组相互独立的读写控制电路而得名。
当两个端口同时存取存储器的同一存储单元时，便发生读写冲突。 5. 交叉存储器的交叉存取度，带宽计算
多模块交叉存储器是一种并行存储器结构。P88
6. cache命中率（h）、平均访问时间（ta）、效率（e）的计算（计算）P91 7. cache地址映射的3种方式，组相联/直接映射方式分配位置计算，以及
直接映射方式的内存地址格式（习题 计算）P92 地址映射方式有三种{
全相联方式：cache的数据块大小称为行，主存的数据块大小称为块，两者是等长的。（适合小容量的cache采用） 直接方式：（适合大容量的cache采用） 组相联方式： }
8. 物理地址格式、逻辑地址格式及其计算，物理空间、逻辑空间的计算（习题 计算）
9. 主存－辅存和cache－主存的相同和不同点 相同点
（7） 出发点相同：二者都是为了提高存储系统的性能价格比而构造的分
层存储体系，都力图使存储系统的性能接近高速存储器，而价格和容量接近低速存储器。
（8） 原理相同：都是利用了程序运行时的局部性原理把最近常用的信息
块从相对慢速而大容量的存储器调入相对高速而小容量的存储器。?
cache-主存和主存-辅存这两个存储层次不同之处
（9） 侧重点不同cache主要解决主存与CPU的速度差异问题;而就性能
价格比的提高而言,虚存主要是解决存储容量问题,另外还包括存储管理、主存分配和存储保护等方面。
（10） 数据通路不同：CPU与cache和主存之间均有直接访问
相关推荐：
loading