第一范文网 - 专业文章范例文档资料分享平台

简单CPU系统设计与实现

来源:用户分享 时间:2025/5/28 23:49:20 本文由loading 分享 下载这篇文档手机版
说明:文章内容仅供预览,部分内容可能不全,需要完整文档或者需要复制内容,请下载word后使用。下载word有问题请添加微信号:xxxxxxx或QQ:xxxxxx 处理(尽可能给您提供完整文档),感谢您的支持与谅解。

北京邮电大学数字电路与逻辑设计实验报告

--MAR<-MBR

when\ --DECODING

case opcode is

when\ --Store --MBR<-ACC

when\ --Load --MBR<-RAM

when\ --Add --MBR<-RAM

when\ --Sub --MBR<-RAM

when\ --SHL --ACC<-ACC<<1

when\ --SHR --ACC<-ACC>>1

when\ --And --MBR<-RAM

when\ --Or --MBR<-RAM

when\ --Not --ACC<-NOT ACC

北京邮电大学数字电路与逻辑设计实验报告

when\ --Jump

when\ --JumpZ

status:=\ else status:=\ end if;

when\ --Smg

when\ --Halt

when others=>ctr<=\ end case;

when\ --Store --RAM<-MBR

when\ --Load --BR<-MBR;ACC<-0

when\ --ACC<-ACC+BR

北京邮电大学数字电路与逻辑设计实验报告

when\ --Add --BR<-MBR

when\ --ACC<-ACC+BR

when\ --Sub --BR<-MBR

when\ --ACC<-ACC-BR

when\ --And --BR<-MBR

when\ --ACC<-ACC AND BR

when\ --Or --BR<-MBR

when\ --ACC<-ACC OR BR

when\ --Mutiply--BR<-MBR

when\ --ACC<-ACC*BR

when\

北京邮电大学数字电路与逻辑设计实验报告

--PC<-PC+1;MAR<-PC

when\ when others=>ctr<=\ end case; end if; end process; end behave;

4.3 ALU(算术逻辑运算单元)

library ieee;

use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all;

entity ALU is port (

clk:in std_logic; rst:in std_logic;

搜索更多关于: 简单CPU系统设计与实现 的文档
简单CPU系统设计与实现.doc 将本文的Word文档下载到电脑,方便复制、编辑、收藏和打印
本文链接:https://www.diyifanwen.net/c5q4h39vbq775cln2zb7r_4.html(转载请注明文章来源)
热门推荐
Copyright © 2012-2023 第一范文网 版权所有 免责声明 | 联系我们
声明 :本网站尊重并保护知识产权,根据《信息网络传播权保护条例》,如果我们转载的作品侵犯了您的权利,请在一个月内通知我们,我们会及时删除。
客服QQ:xxxxxx 邮箱:xxxxxx@qq.com
渝ICP备2023013149号
Top