CC1101
从 CC1101 进入 SLEEP 状态直到下一个被编程的事件 0 出现的时间，图 24 的 tSLEEP，当 使用 26MHz 晶振的时候必须大于 11.08ms，在使用 27MHz 晶振的时候必须大于 10.67ms。
如果 tSLEEP 小于 11.08（10.67）ms，连续事件 0 有产生太早的可能。
AN047 详细的说明了使用 WOR 时的工作原理和不同的寄存器相关。
19.5.1 RC 振荡器和时序
用于 WOR 功能的低功耗 RC 振荡器的频率随着温度和供电电压而变化。为了尽量保持
频率的稳定，RC 振荡器要尽可能的被校准，当 XOSC 在运行而且芯片不处于 SLEEP 状态。 当电源和 XOSC 使能，WOR 定时器使用的时钟和 XOSC 是分开的。当芯片进入睡眠状态， RC 振荡器使用最好的有效校准结果。RC 振荡器的频率锁定在主晶振频率的 750 分频。
在无线唤醒频繁的应用中，典型的每秒几次，尽可能的做到 RC 振荡器校准一次病关掉 校准来降低功耗。这可以通过设定 WORCTRL.RC_CAL=0，这需要从 RCCTRL0_STATUS 和 RCCTRL1_STATUS 读出 RC 振荡器的校准值，并分别写回到 RCCTRL0 和 RCCTRL1。如果 RC 振荡器校准被关闭，如果温度和电源电压改变需要再一次手动打开。更多详细资料参考 AN047。
19.6 时序
在 CC1101 中无线控制器控制着大多数的时序，像合成器校准，PLL 锁定时间，RX/TX 转换时间。从 IDLE 到 RX 和从 IDLE 到 TX 的时序是恒定的，依赖于自动校准的设置。RX/TX 和 TX/RX 转换的时间也是恒定的。校准时间是恒定的 18739 个时钟周期。表 31 显示关键状 态转换的晶振时钟周期的时序。
上电时间和 XOSC 启动时间是可变的，但是在表 10 的极限规定之内。 注意，在跳频传播的频谱或者多信道协议，校准时间可以从 721us 减少到 50us。详见 Section28.2。
SWRS061D
Page 26 of 42
CC1101
19.7 接收终止定时器
CC1101 有一个附加的功能，在编程的时间之后自动终止 RX。这个功能的主要应用时无 线唤醒，但是对其他应用也是有用的。当进入 RX 状态启动终止定时器。超时时间由编程
MCSM2.RX_TIME 来设置。当定时器终止，无线控制器将检查留在 RX 的条件；如果条件不
满足，RX 将终止。
可编程的条件为：
??MCSM2.RX_TIME_QUAL=0:如果发现同步字，继续接收
??MCSM2.RX_TIME_QUAL=1:如果发现同步字或者前导质量在门限之上（PQT），继
续接收 如果当使能接收器的时候系统期望启动传送，可以使用 MCSM2.RX_TIME_RSSI 功能。 如果第一个有效的 CS 样本显示没有载波（RSSI 低于门限），无线控制器将终止 RX。
对于 ASK/OOK 调制， 没有载波监听只能考虑有效的 8 个信号周期之后。因此在 ASK/OOK 模式当 1 信号时 8 个或更少的时候可以使用 MCSM2.RX_TIME_RSSI。
当 MCSM2.RX_TIME_RSSI 功能被使用，如果 RX 终止对于没有 CS 或者当使用
MCSM2.RX_TIME 超时功能没有发现同步字，如果禁止 WOR 芯片将回到 IDLE 状态，如果 使能 WOR 将回到 SLEEP 状态。另外，MCSM1.RXOFF_MODE 的设置决定 RX 结束时的状 态。这意味着一旦接收到同步字芯片将不会自动回到 SLEEP 状态。因此推荐当使用 WOR 模式时，始终唤醒 MCU。这可以通过编程 GDO 输出脚中第一个选择输出信号 6（58 页表 35）来实现，并且设置 MCU 从 GDO 脚边沿触发中断唤醒。
20 数据 FIFO
CC1101 包含两个 64 字节的 FIFO，一个用来接收数据，一个用来发送数据。SPI 接口用 来从 RX FIFO 读取数据，向 TX FIFO 写入数据。Section10.5 包含 SPI FIFO 访问的详细说明。 FIFO 控制器将检测 RX FIFO 的上溢和 TX FIFO 的下溢。
当向 TX FIFO 写入数据时 MCU 的责任是避免 TX FIFO 下溢。TX FIFO 溢出将在 TX FIFO 的内容中产生一个错误。
同样，在读取 RX FIFO 时 MCU 要避免读取经过 RX FIFO 的空值，一旦 RX FIFO 下溢 将在读出的 RX FIFO 数据中产生一个错误。
当传送 SPI 头字节在 SO 引脚上激活的芯片状态字节，如果访问是读操作时包含 RX FIFO 的填充等级，如果访问是写操作时包含 TX FIFO 的填充等级。详见 30 页 Section10.1。
RX FIFO 和 TX FIFO 中的字节数量可以通过状态寄存器 RXBYTES.NUM_RXBYTES 和 TXBYTES.NUM_TXBYTES 读取。如果一个要被接收的字节正好在 RX FIFO 的最后一个字 节通过 SPI 接口被读出的时候写入到 RX FIFO，RX FIFO 的指针将不会适时的更新，最后 读出的字节将被复制。为了避免这个问题，在数据包的最后一个字节被接收之前 RX FIFO 绝对不能空。
对于数据包长度少于 64 字节，在读出 RX FIFO 的数据之前等到数据包被完全接收。 如果数据包长度大于 64 字节，MCU 必须检测有多少个字节可以从 RX FIFO 读出 （RXBYTES.NUM_RXBYTES-1）。下面的软件步骤可以被用到：
1. 以一个速率度 RXBYTES.NUM_RXBYTES，保证至少读 2 次 RF 接收到的字节数
直到返回两次相同的值，存储到 n。
2. 如果 n<#数据包中的剩余字节，从 RX FIFO 读出 n-1 个字节。
SWRS061D
Page 27 of 42
CC1101
重复步骤 1 和 2 直到 n=#数据包中的剩余字节。
3.
4. 从 RX FIFO 中读出数据包的剩余字节。
4 位的 FIFOTHR.FIFO_THR 设定用来编程 FIFO 中的门限指针。
表 32 列出了 16 个 FIFO_THR 的设置和 RX TX FIFO 的相应门限。该门限值被反相编 码到 RX FIFO 和 TX FIFO 中。当达到门限值给出相等的上溢和下溢条件。
当 FIFO 中的字节数等于或高于门限时一个信号将被声明。这个信号可以在 GDO 引脚上 查看。（58 页表 35）
图 25 显示了当在 FIFO_THR=13 门限信号触发时的 RX FIFO 和 TX FIFO 中的字节数。
图 26 显示了各自 FIFO 被填充在门限之上的 GDO 引脚的信号，和在 FIFO_THR=13 的排除 情况。
SWRS061D
Page 28 of 42
CC1101
21 频率设置
CC1101 的频率设置设计最小化设置需要信道导向系统。
使 用 信 道 号 设 置 一 个 系 统 ， 预 置 信 道 空 间 通 过 MDMCFG0.CHANSPC_M 和
MDMCFG1.CHANSPC_E 寄存器来配置。分别为底数和指数。基本或启动频率通过位于 FREQ2，FREQ1 和 FREQ0 寄存器的 24 位频率字来配置。这个字将被设置为最低信道中心
频率。
SWRS061D
Page 29 of 42
相关推荐：
loading