电器与可编程控制器应用技术复习题1

《电器与可编程控制器应用技术》复习题1

1.单相交流电磁机构为何要设置短路环？它的作用是什么？三相交流电磁铁要否装设短路环？

2.交流接触器线圈通电后，衔铁长时间被卡死不能吸合，会产生什么后果？

3.交流电磁线圈误接入直流电源，直流电磁线圈误接入交流电源，会发生什么问题？为什么？ 4.两个相同的交流电磁线圈能否串联使用？为什么？

5.电器控制线路中，既装设熔断器，又装设热继电器，各起什么作用？能否互相代用？ 6.试采用按钮、刀开关、接触器和中间继电器，画出异步电动机点动、连续运行的混合控制线路。

7.电器控制线路常用的保护环节有哪些？各采用什么电器元件？ 8.试分析C650型车床主轴正反转控制和正反转反接制动的工作过程。

9.简述平面磨床上磁、去磁的工作过程，电磁吸盘中设置欠电流继电器的作用是什么？ 10.试述Z3040摇臂钻床的摇臂下降的工作过程。

11.试述X62W万能铣床的工作台六个方向进给控制的工作过程。 12.PLC有哪些主要功能？适用于什么场合？ 13.PLC主要由哪几部分组成？各部分起什么作用？ 14.试简述PLC扫描工作的主要过程。

15.试述PLC控制系统比继电控制系统有哪些主要优点？

16.F1系列PLC有哪几种内部继电器（器件）？各有什么功能用途？

17.试设计一个定时5h的长延时电路（提示：用一个定时器和一个计数器的组合来实现），当定时时间到，Y430接通并有输出。试画出其梯形图及写出相应的指令程序。

18.试用两个计数器的组合，构成一个能计数1650次的计数电路。当计数次数达到时，Y435的线圈接通。试画出其梯形图及写出相应的指令程序。

《电器与可编程控制器应用技术》复习2

一.填空

1． CPLD的基本结构看成由可编程逻辑宏单元、可编程I/O控制模块和可编程内部连线等三部分组成。。

2．图形文件的扩展名是 GDF ，仿真通道文件的扩展名是 SCF ，波形文件的扩展名是 WDF，使用VHDL语言，文本设计文件的扩展名是 .VHD 。

3．VHDL基本结构为. USE定义区，.PACKAGE定义区， ENTITY定义区ARCHITECTURE定义区 ，和CONFIGURATION定义区。

4．指出下面图形中节点的类型ctrl 输入 clk 输入 state 隐含 Q[3..0]输出

5．结构体的描述方式: Structure描述、Date Flow描述、Behavior Process描述。 6．填出标注框中的内容

LIBRARY ieee; USE ieee.std_logic_1164.all; ENTITY if_case IS PORT ( a, b, c, d : IN Std_Logic; sel : IN Std_Logic_Vector(1 downto 0); y, z : OUT Std_Logic); 进程语句 END if_case; ARCHITECTURE logic OF if_case IS 敏感信号表 BEGIN if_label: PROCESS(a, b, c, d, sel) IF sel=\THEN y BEGIN <= a;ELSIF sel=\ THEN y <= b; ELSIF sel=\ y <= c; ELSE y <= d; END IF;

END PROCESS if_label; 二、简答题

1． 在可编程逻辑电路设计中竞争和冒险是怎样产生的，如何避免。 2． 什么是边界扫描测试技术?它解决什么问题? 3． 简述MAX+PLUSⅡ的设计流程。

4．设计时怎样选择CPLD和FPGA芯片？

三、知上升沿控制的D触发器（原理图如下）判断下列程序是否有错误，如有则指出错误所在，并给出完整程序。

答：

library ieee;

use ieee.std_logic_1164.all; entity dff1 is

port(clk,d:in std_logic; Q:out std_logic); end dff1;

architecture one of dff1 is begin

process(clk) begin

if clk 'event and clk='1' then Q<=d; end if;

end process; end one; 四、解释程序

要求：

1． 解释带有下划线的语句。 2． 画出该程序的引脚示意图。 3． 说明该程序逻辑功能。 程序一

library ieee; 定义元件库 use ieee.std_logic_1164.all; 使用ieee库中 ENTITY mux21 is 定义实体 port(a,b,s:in bit; a，b，s为输入端口，数据类型bit y:out bit); end mux21a;

architecture one of mux21 is 定义结构体 begin

y<=a when s='0' else b; 当S=0时 y=a，否则等b end one;

逻辑功能：二选一数据选择器 程序二

Library ieee;

Use ieee.std_logic_1164.all; Use ieee.std_logic_unsigned.all;

Entity up_down is 定义实体 Port(clk,rst,en,up: in std_logic; End;

Architecture a of up_down is

Signal count: std_logic_vector(2 downto 0); 定义信号 Sum: Cout:

out std_logic_vector(2 downto 0); 输出，标准逻辑位向量 out std_logic); Begin

Process(clk,rst) 进程，敏感信号clk，rst Begin

If rst=’0’ then

Count<=(others=>’0’); 异步清零 Elsif rising_edge(clk) then 如果上升沿

If en=’1’ then

Case up is

When ‘1’ => count<=count+1;

When others =>count<=count-1; 当up=1，减法计数

End case;

End if;

End if;

End process; Sum<=count;

Cout <=’1’ when en=’1’ and ((up=’1’ and count=7) or (up=’0’ and count=0)) else ‘0’; 进位信号 End;

逻辑功能：是一个3位增1/减1计数器：当输入信号UP等于1 时计数器增1；当输入信号UP等于0时计数器减1。

五、编程题

l．编写包含以下内容的实体代码 端口 D 为12位输入总线 端口 OE 和 CLK 都是1位输入 端口 AD 为 12位双向总线 端口 A为12位输出总线 端口 INT 是1位输出 端口 AS 是一位输出同时被用作内部反馈

2．利用MAX+PLUSⅡ库中元器件D触发器（图形符号见图1）和与元件例化，完成如下图所示的电路设计。