南昌航空大学学士学位论文
在本文的设计里，隔离变压器和模拟收发器分别采用的是 BTTC 公司的BUS-25679 和国产收发器芯片 JM763M125。隔离变压器和模拟收发器的连接图如图 5.5 所示。
图 5.4 隔离变压器与模拟收发器部分电路图
5.1.2 FPGA 芯片EP1C3T144C8 介绍及外围电路设计
现场可编程门阵列(FPGA，Field Programmable Gate Array)的出现是超大规模集成电路(VISI)技术和计算机辅助设计(CAD)技术发展的结果。FPGA器件集成度高、体积小，具有通过用户编程实现专门应用的的功能。它允许电路设计者利用基于计算机的开发平台，经过设计输入、仿真、测试和校验，直到达到预期的效果。利用FPGA可以大大缩短系统的研制周期，减少资金投入。更吸引人的是采用FPGA器件可以将原来的电路板级产品集成为芯片级产品，从而降低了功耗，提高了可靠性，同时还可以很方便的对设计进行在线修改。FPGA器件成为研制开发的理想器件，特别适于产品的样机开发和小批量生产，因此人们也把FPGA称为可编程的ASIC。
可以断定FPGA在结构、密度、功能、速度和灵活性方面将得到进一步的发展。随着工艺和结构的改进，FPGA的集成度将进一步提高，性能将进一步完善，成本将逐渐下降，在现代电子系统设计中将起到越来越重要的作用。
Altera Cyclone系列FPGA是A1tera公司2003年9月份推出的，基于1．5v，O．13μm工艺，Cyclone是一个性价比很高的FPGA系列。其中EPlC3T144是Cyclone系列中的一员，共有2910逻辑单元，59904RAM bits，1个PLLs，最多有104个用户I／O，可以说这款FPGA的资源非常丰富，足够满足大型设计的需要。
本设计选用Altera公司的Cyclone系列芯片，芯片型号为EPlC3T144C8，因为该
29
南昌航空大学学士学位论文
芯片是Altera公司推出的低价格、高容量的FPGA，其以较低的价格、优良的特性及丰富的片上资源在实际应用中被广泛的采用，这些都是其他同类产品无法相比的。 1．EPlC3T144C8芯片采用1．5V内核电压,0.33μmSRAM工艺,与其他同类产品相比具有以下特点：
(1)逻辑资源丰富，逻辑单元(LE)数量为2910个。
(2)有104个可用I／O引脚，I／O输出可以根据需要调整驱动能力，并具有压摆率控制、三态缓冲、总线保持等功能：整个器件的I／0引脚分为四个区，每个区可以独立采用不同的输入电压，并可提供不同电压等级的I／0输出。 (3)多电压接口，支持LVTTL，LVCMOS，LVDS等I／0标准。
(4)灵活的时钟管理，片内配有一个锁相环(PLL)电路，可以提供输入时钟的1～32倍频或分频、156～417ps相移和可变占空比的时钟输出，输出时钟的特性可直接在开发软件Quartos II 6.0里设定。经锁相环输出的时钟信号既可以作为内部的全局时钟，也可以输出到片外供其它电路使用。
(5)内有SignalTap嵌入式逻辑分析器，极大地方便了设计者对芯片内部逻辑进行检查，而不需要将内部信号输出到I／O管脚上。
本设计对FPGA芯片的供电采用TI公司LDO电源芯片 TPS70448 来实现。它能同时输出 1.5V 的核电压和 3.3V 的 I/O 电压以及辅助电压，并且具有 POR（Power On Reset）功能，非常适合对与多种电压输入的芯片如 FPGA、DSP 等供电。TPS70448 供电部分的电路图如图 5.6 所示：
图 5.5 FPGA 供电芯片 TPS70448 电路图
30
南昌航空大学学士学位论文
5.1.3 FPGA 下载电路
Altera器件的编程连接硬件包括：ByteBlaster并口下载电缆、ByteBlasterMV并口下载电缆、MasterBlaster串口／USB通信电缆、BitBlaster串口下载电缆。 本设计采用了ByteBlasterMV串口口下载电缆[1]。
ByteBlasterMV串口下载电缆采用两种下载模式：被动串行模式和JTAG仿真下载模式。 如表 5.1 所示。
表 5.1 FPGA 器件的下载模式
为了利用ByteBlasterMV并口下载电缆配置1.5VCyclone系列EPlC3T144，3.3V电源中应该连接上拉电阻，电缆的VCC脚连接到3.3V电源，而器件的VCCINT引脚连到相应的1.5V电源。对于PS配置，器件的VCCIO引脚必须连到2.5V或3.3V电源。对于JTAG在线配置和在线编程，电缆的VCC引脚必须连接3.3V电源。
ByteBlasterMV并口下载电缆与PC机相连的是25针插头，与PCB电路板相连的是10针插座。数据从PC机并口通过ByteBlasterMV并口电缆下载到电路板。
FPGA 芯片的主串模式配置电路图如图5.6所示
31
南昌航空大学学士学位论文
图 5.6 采用主串模式对 FPGA 进行配置电路图
5.2试验结果分析
5.2.1 BC 模式下的仿真结果
BC 是总线上启动消息传输任务的终端，所有的消息传输都是由 BC 发出命令字来开始的。下面给出几种典型的消息传输格式的仿真图。
图 5.7为 BC 发送给 RT 地址 7 的接收命令 3823H，接收数据字个数为 3，数据存储在双口 RAM 的 224、225、226地址空间。RT 在接收到命令字和数据字之后，返回状态字，BC 正确接收状态字后，消息传送完毕。
32
相关推荐：
loading