容性耦合的一个例子:
这个例子是说漏极和输入的接线端有一个耦合,尽管电容很小(0.1pF),但由于漏极电压高,差模干扰还是会超过标准。
这个很容易理解。不再赘述。
大师,我有个疑问,平行板电容器的电容量不是和它的正对面积有关吗?
可第一个图和第二个图上正对面积是一样的,怎么会有C1< 容性耦合的另一个例子: 此处的例子是指漏极和地的电容,漏极虽然很小,但地很大,虽然传导并不要求屏蔽室,在实际的EMI测试中还是在一个屏蔽的屋子里面,这实际上加大了图中的Cs。同样由于电压高,假设Cs很小,实际测试的干扰(实际为共模)也会超标。 根据以上的分析得出减少容性耦合的一个方法,就是减小高压点的面积,从而减小电容。 中间的图由于高压部分的面积大而被认为Wrong。其实最右边的图也不是很好,最好往左边靠。
相关推荐: