Quartus实验讲义

来源：用户分享时间：2025/9/22 19:49:39 本文由

loading 分享下载这篇文档手机版

说明：文章内容仅供预览，部分内容可能不全，需要完整文档或者需要复制内容，请下载word后使用。下载word有问题请添加微信号:xxxxxxx或QQ：xxxxxx 处理（尽可能给您提供完整文档），感谢您的支持与谅解。

实验九序列检测器的仿真

一、实验内容

1．用逻辑图和VHDL语言设计序列检测器，并进行仿真与分析； 2．参看教材P406~P408部分。二、预习报告要求

1．预习报告可以写成电子文件，进实验室后开机检查，禁止复制他人的劳动成果，违者预习无效。

2．预习报告内容有:

计数器的逻辑图和用VHDL语言编写的程序；

三、电路功能介绍

设计一个具有1个输入X和1个输出Y的时钟同步状态机。当且仅当X为0并且前面7个时钟触发沿到来时，X接收到的输入序列为1010111，则输出Y为1。

搜索更多关于： Quartus实验讲义的文档

Quartus实验讲义.doc 将本文的Word文档下载到电脑，方便复制、编辑、收藏和打印