电流方程如下：设 Vtp=-Vtn
??0????????????????????0?Vi?Vtn 截止?2??nIn??2Vi?Vtn?????????????Vtn?Vi?Vo+Vtn 饱和?22??n??????V0?Vtn?Vi 线性V?V??VVV?2?iitn?tno???的通道，但这会导致无用的走线??区域，因而浪费硅面积。典型的??????0???????????????????????V?V?V?V 截止ddtpidd?2???pIp??2Vi?Vtp?Vdd???????????Vo?Vtp?Vi?Vdd?Vtp 饱和? 22??p????Vi?Vtp?Vdd?Vi?Vtp?Vo????Vi?Vo?Vtp 线性 2????门阵列基片结构如下页图所阵??列单元结构见下页图所示。???? 20. 为什么CMOS（含BiCMOS）工艺成为VLSI主流工艺？其最大特点是什么？
在微电子技术领域，集成电路的制造有两个主要的实现技术：双极技术与MOS技术。CMOS以其结构简单，集成度高，耗散功率小等优点，成为当今VLSI制造的主流技术。其最大特点是耗散功率小。 21 简要说明深亚微米电路设计对设计流程的影响。
在深亚微米级电路设计中的一个突出矛盾是时序问题。到了深亚微米水平，互连线的延迟将超过门延迟。要求在逻辑设计过程中引入物理设计阶段的数据；如何把布局布线工具、寄生参数提取工具的时序分析统计工具集成到逻辑综合中去。还有一个功耗问题必须考虑。总之是要求将前端设计和后端设计及测试融为一体。
22. 为什么说嵌入式SoC的设计代表了高科技的设计方法和软硬件系统？
嵌入式SoC 是集系统性能于一块芯片上的系统组芯片，它通常含有一个或多个微处理器IP核（CPU），有时再增加一个或多个DSP IP核，以及多个或几十个的外围特殊功能模块，和一定规模的存储器（RAM， ROM）等。针对应用所需的性能将其设计集成在芯片上，而成为系统操作芯片。芯片的规模常常可以达到数百万门甚至上千万门以上，所以嵌入式SoC是满足应用的系统组成的集成电路产品。嵌入式SoC一方面要满足复杂的系统性能的需要，另一方面也要满足市场上日新月异的对新产品的需求，因此嵌入式SoC的设计代表了高科技的设计方法和软硬件系统 23 IP的基本定义是什么？
IP核 即知识产权产品是在集成电路设计中，IP特指可以通过知识产权贸易，在各设计公司间流通的完成特定功能的电路模块。
24. 分别说明硬IP、软IP、固IP的主要特征。
硬IP，也是针对某一工艺完成的版图设计，并经过后仿真和投片验证。硬核已完成了全部的前端和后端设计，制造也已确定。它的特点是灵活性最小，知识产权的保护比较简单。软IP是包括逻辑描述、网表和不能物理实现的用于测试的文档(test bench file) 方式存在的IP，是一段可综合的高级语言（用C语言或硬件描述语言完成）源程序，用于功能仿真。 在进行电路设计时，可以改动IP的内部代码以适应不同的电路需要，或者IP本身就带有各种可设置的参数来调整具体的功能。
固核是一种介于软核和硬核之间的IP，通常以RTL代码和对应具体工艺网表的混合形式提供。固核既不是独立的，也不是固定的，它可根据用户要求进行修改，使它适合用于某种可实现的工艺过程。固核允许用户重新确定关键的性能参数。
25、说明MOS器件的基本工作原理。它与BJT基本工作原理的区别是什么？
MOS器件基于表面感应的原理，是利用垂直的栅压VGS实现对水平IDS的控制。它是多子（多数载流子）器件。用跨导描述其放大能力。 双极型晶体管(BJT)是利用发射结、集电结成的体内器件，由基极电流控制集电极电流的两种载流子均起作用的器件。用电流放大系数描述其放大能力。
26、画出MOS器件的输出特性曲线。指出MOS器件和BJT输出特性曲线的异同。
双极性晶体管的输出特性曲线形状与MOS器件的输出特性曲线相似，但线性区与饱和区恰好相反。MOS器件的输出特性曲线的参变量是VGS ，双极性晶体管的输出特性曲线的参变量是基极电流IB。
27. 画出增强型NMOS晶体管，耗尽型NMOS晶体管，增强型PMOS晶体管，耗尽型PMOS晶体管的表示符号。在实际的应用中，一般采用哪几种MOS晶体管？
一般采用强型NMOS晶体管，耗尽型NMOS晶体管，增强型PMOS晶体管。
28、列出影响MOS晶的阈值电压VT 的因素。为什么硅栅NMOS器件相对于铝栅NMOS器件容易获得增强型器件？
第一个影响阈值电压的因素是作为介质的二氧化硅(栅氧化层)中的电荷Qss以及电荷的性质。第二个影响阈值电压的因素是衬底的掺杂浓度。 第三个影响阈值电压的因素是由栅氧化层厚度tOX决定的单位面积栅电容的大小。
第四个对器件阈值电压具有重要影响的参数是栅材料与硅衬底的功函数差ΦMS的数值。铝栅的ΦMS为-0.3V硅栅为+0.8V。所以硅栅NMOS器件相对于铝栅NMOS器件容易获得增强型器件。 29. 分别说明TTL、ECL、CMOS的基本逻辑单元。 TTL的基本逻辑单元是与非门。 ECL的基本逻辑单元是或非门。
CMOS的基本逻辑单元是倒相器和传输门。
31、为什么通常PMOS管的(W／L)P 比NMOS管的宽长比(W／L)N大？大多少倍？
因为有效电子迁移率比有效空穴迁移率约高出2.5倍，为保证导电因子相等，进而保证有对称的电流特性、跨导等，往往在设计输出级电路时，要求PMOS管的(W／L)P 比NMOS管的宽长比(W／L)N大2.5倍。 32. 画出二输入CMOS与非门和CMOS二输入或非门电路图。可以设计CMOS八输入与非门吗？
不能直接设计CMOS八输入与非门，因为当MOS管串联工作时，串联结构的器件将存在衬底偏置效应。从图 (a)上可以看到在与非门中的NMOS管的衬底都是连接到地，而M3的源端电位并不为0，这样，M3就存在衬底偏置效应，它的阈值电压将提高，相应的导通过程变缓。输入端越多，串联的NMOS晶体管越多，最上边的NMOS管衬底偏置越严重，对信号的响应越滞后。在或非门中有类似的情况，只不过衬底偏置效应发生在串联的PMOS管上，越下边的PMOS越严重。通常输入端子数不超过四个。
33. 写出异或门的逻辑表达式功能，为什么说在运算逻辑方面，它是一个非常重要的逻辑部件？
异或门具有运算的功能，在运算逻辑方面，它是一个非常重要的逻辑部件。当A和B均为0时，Z=0，当A和B均为1时，Z也为0，当A和B不相同时，Z=1。这样的关系正好满足二进制加的本位和的规律，所以，异或门常作为加法器的基本组成单元使用。
34、NMOS传输门和PMOS传输门在传输高电平和低电平时，各有什么特点。
NMOS传输门在传输高电平时，有阈值电压损耗，NMOS传输门可以完全地传输低电平。PMOS传输门在传输低电平时，有阈值电压损耗，PMOS传输门可以完全地传输高电平。
35、工艺对设计的制约包括哪些方面？
l) 最小加工尺寸和集成度对设计的制约。任何一条工艺线均有标称加工尺寸，这样的标称尺寸就决定了我们设计的MOS器件的沟道长度L。另一方面，即使是具有相同的标称尺寸，在各图形具体的加工精度上还有差别。工艺线的加工还有一个最大芯片尺寸(粗略地反应了集成度)的限制。 2)标准工艺流程对特殊工艺要求的制约。通常是要求设计迁就工艺，如果
相关推荐：
loading