多功能数字钟的课程设计
一、设计题目：
多功能数字钟的电路设计 二、设计要求：
1.时钟显示功能，能够以十进制显示“时”、“分”、“秒”。 2.具有快速校准时、分、秒的功能。 3.计时准确度，每天计时误差不超过1s。
4.整点自动报时，在离整点10s时，便自动发出鸣叫声，直至整点时结束。 三、题目分析：
分析设计要求，要实现时钟显示功能，而且分、秒以60进制，时以24进制进行数据运算则必须用计数器加以实现；要达到快速校时的目的可以用手动按动按钮产生校时脉冲的形式来完成；对于整点报时则可以用门电路的形式来实现。 四、总体方案：
图1 总设计结构图
由上图的总体结构图可知，该设计大概可以分五个部分：秒脉冲产生部分、计数部分、显示部分、校时部分、报时部分。在秒脉冲产生部分中，可以用振荡器或者555定时器予以实现，为了保证的准确性，优先选用振荡器，但是由于个人技术问题，我们选用了555定时器来产生秒脉冲；在计数电路中，我们采用74LS90这种二-五十进制计数器，因为它可以同时可以级连组成60进制和24进制，用起来比较方便；用74LS290、CC4511译码器和七段显示数码管便组成多功能数字钟的显示部分；在校时部分中，我们选用的是手动校时的方式，通过按钮产生脉冲来控制74LS90的计数，从而达到计数的目的；在最后的报时部分中，我们运用了74LS151来予以选择再配合74LS00使用，实现了整点报时的功能。通过以上几个
部分的共同作用，最终达到该项设计的所有要求，设计出一个多功能数字钟。 五、具体实现： (1)秒脉冲产生部分
+VCC 8 4 7 555 3 6 TH 2 TR 5 + 1 u CC – R2 uo C1
R1
图2 秒脉冲产生电路图
振荡器是数字钟的核心部分。振荡器的稳定性及频率的精确度决定了数字钟计时的准确程度，一般来说555产生出来的秒脉冲不太稳定，但是由于某种原因，本实验采用555定时器。其中要求R1为68K的电阻R2为15K的电阻C为10?F.C1为20PF的电容，Vcc为+5V电源,Uc为电容C的电压。 (2)计数部分
众所周知，秒、分、时分别为六十、六十、二十四进制(十二进制亦可)计数器那么“秒”和“分”计数器用两块十进制计数器级连来实现，它们的各位为十进制，10位为六进制，这样，符合人们通常计秒数的习惯。“时”计数也用两个十进制集成块，只是做成二十四进制，上述计数器均可用反馈清零法来实现。由于74LS90使用的经济性、稳定性和普遍性，于是采用该类型计数器芯片来实现计数功能。
74LS90是二-五十进制异步计数器，它有两个时钟输入端CPA和CPB。其中，CPA和Q0组成一位二进制计数器；CPB和Q0Q1Q2组成五进制计数器；若将Q0与CPB相连接，时钟脉冲从CPA输入，则构成了8421BCD码十进制计数器。74LS90有两个清零端R0(1)、R0(2)，两个置9端R9(1)和R9(2)，其引脚图和功能图明细见下图。
图3 计数器74LS90的引脚图和完全功能表
对于设计所需的六十进制和二十四进制，通过下图所示的计数器和门电路综合控制的方
法达到该要求。在六十进制的秒和分表示中，需要在秒和分的十位出现0110的时候便通过门电路进行反馈清零；在二十四进制时中表示中，需要将十位的第三高位(即B端)和各位的第二高位(即C端)接入门电路的输入端，于是当时的计数达到0010 0100的时候便通过反馈清零。具体实现图示如下：
图4 计数电路部分
(3)显示部分
译码器是一个多输入、多输出的组合逻辑电路。它的工作是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数字分配，存储器寻址和组合控制信号等。译码器可以分为通用译码器和显示译码器两大类。在电路中用的译码器是共阴极译码器CC4511，用CC4511把输入的8421BCD码ABCD译成七段输出a?g，再由七段数码管显示相应的数（所显示的数为十进制数字）。所使用的共阴极译码器CC4511的引脚图和完全功能图如下：
图5 译码器CC4511的引脚图和完全功能表
在该设计的具体实现过程见下图：
相关推荐：
loading