8、试分析下列对数移位器各种sh输入下的输出情况。
第11章 存储器
一、填空
1．可以把一个4Mb的SRAM设计成[Hirose90]由32块组成的结构，每一块含有128Kb，由1024行和 列的阵列构成。行地址（X）、列地址（Y）、和块地址（Z）分别为 、 、 位宽。
2．对一个512×512的NOR MOS，假设平均有50%的输出是低电平，有一已设计电路的静态电流大约等于0.21mA(输出电压为1.5V时)，则总静态功耗为
17
，就从计算得到的功耗看，这个电路设计的 （“好”或“差”）。
3.一般的，存储器由 、 和 三部分组成。
4．半导体存储器按功能可分为： 和 ；非挥发存储器有 、 和 ；
二、解答题
1．确定图1中ROM中存放地址0，1，2和3处和数据值。并以字线WL[0]为例，说明原理。
图1 一个4×4的 OR ROM
2．画一个2×2的MOS OR型 ROM单元阵列，要求地址0，1中存储的数据值分别为01和00。并简述工作原理。
3. 确定图2中ROM中存放地址0，1，2和3处的数据值。并简述工作原理。
18
图2 一个4×4的 NOR ROM
4．画一个2×2的MOS NOR型 ROM单元阵列，要求地址0，1中存储的数据值分别为01和01。并简述工作原理。
5．如图3为一个4×4的 NOR ROM，假设此电路采用标准的0.25μm CMOS工艺实现,确定PMOS上拉器件尺寸使最坏的情况下VOL值不会高于1.5V(电源电压为2.5V)。这相当于字线摆为1V。NMOS尺寸取(W/L)=4/2。
图3 一个4×4的 NOR ROM
6. 确定图4中ROM中存放地址0，1，2和3处和数据值。并简述工作原理。
图4 一个4×4的 NAND ROM
19
7．画一个2×2的MOS NAND型 ROM单元阵列，要求地址0，1中存储的数据值分别为10和10。并简述工作原理。
8. 预充电虽然在NOR ROM中工作得很好，但它应用到NAND ROM时却会出现某些严重的问题。请解释这是为什么？
9. sram，flash memory，及dram的区别？
10. 给出单管DRAM的原理图。并按图中已给出的波形画出X波形和BL波形，并大致标出电压值。
11．试问单管DRAM单元的读出是不是破坏性的？怎样补充这一不足？（选作）有什么办法提高refresh time？
12. 给出三管DRAM的原理图。并按图中已给出的波形画出X和BL1波形，并大致标出电压值。（选作）试问有什么办法提高refresh time？
13．对1T DRAM，假设位线电容为1pF，位线预充电电压为1.25V。在存储数据为1和0时单元电容Cs（50fF）上的电压分别等于1.9V和0V。这相当于电荷传递速率为4.8%。求读操作期间位线上的电压摆幅。
14. 给出一管单元DRAM的原理图，并给出版图。
15．以下两图属于同类型存储器单元。试回答以下问题：
20
相关推荐：
loading