┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ 装 ┊ ┊ ┊ ┊ ┊ 订 ┊ ┊ ┊ ┊ ┊ 线 ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ 装 ┊ ┊ ┊
长 春 大 学 毕业设计（论文）纸
3 系统硬件电路的设计
3.1单片机及其外围电路
单片机系统主要完成系统的人机接口和对整个系统的控制功能。单片机采用的AT89S52单片机，该芯片内部包含有8KB的可在线编程(ISP)的FLASH程序存储器，256B的RAM，带有看门狗功能。AT89S52是一个低功耗、高性能CMOS 8位微控制器，具有8K字节在系统可编程Flash存储器。该设备使用Atmel公司高密度非易失性存储器技术制造，与工业标准的80C51产品指令集和引脚完全兼容。片上Flash允许程序存储器在系统可编程，也适于常规编程器。在单芯片上，拥有灵巧的8位CPU在系统可编程Flash，使得AT89S52为众多嵌入式控制应用系统提供高效灵活、超有效的解决方案。AT89S52具有以下标准功能：8K字节Flash，256字节RAM，32位I/O口线，看门狗定时器，2个数据指针，3个16位定时计数器，1个6向量2级中断结构，1组全双工串行口，片内晶振及时钟电路。另外，AT89S52可降至0Hz静态逻辑操作，支持2个软件可选择节电模式。空闲模式下，CPU停止工作，允许RAM、定时计数器、串口、中断继续工作。掉电保护方式下，RAM内容被保存，振荡器被冻结，单片机停止一切工作，直到下一个中断或硬件复位为止。
由于单片机受到管脚的限制，没有对外专用的地址总线和数据总线，在进行对外扩展存储器或I/O接口时，需要首先扩展对外总线（局部系统总线）。为了完成外部数据存储器（62256），A/D转换器和键盘的扩展,在单片机最小系统的外边加上了74HC573锁存器和74LS138译码器。
在ALE无效期间P0口传送数据，构成数据总线DB。P2口输出地址高8位A15-A8，而地址低8位则在ALE有效时刻，将P0口分时输出的低8位地址值锁存到外部的573锁存器输出，两者结合起来就构成了地址总线AB。如图3-1所示。
系统中的一个三八译码器可产生8个片选信号，由A13，A14，A15分别接到74LS138的A，B，C端，所以地址范围分别是：
A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 X X X X A3 A2 A1 A0 X X X X A15 A14 A13 X X X X X /Y0的寻址范围：0000H-1FFFH /Y1的寻址范围：2000H-3FFFH /Y2的寻址范围：4000H-5FFFH /Y3的寻址范围：6000H-7FFFH /Y4的寻址范围：8000H-9FFFH /Y5的寻址范围：A000H-BFFFH /Y6的寻址范围：C000H-DFFFH /Y7的寻址范围：E000H-FFFFH
第 11 页 共 36页
┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ 装 ┊ ┊ ┊ ┊ ┊ 订 ┊ ┊ ┊ ┊ ┊ 线 ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ 装 ┊ ┊ ┊
长 春 大 学 毕业设计（论文）纸
这样用一片三八译码器就产生了8个片选的信号，足够A/D转化器和外部按键的扩展。一般在电路的设计中，如果外设比较多，而用一片三八译码器产生的片选信号又不够用，则可以采用二级译码，即再连接两个三八译码器，A12、A11、A10分别和新加的三八译码器的A、B、C相连，第一级的任意两个输出和另外的两个三八译码器的片选端相连。
为了防止程序执行过程中失步或运行紊乱，此处我们采用了上电自动复位，单片机的工作还需要外接晶振产生时钟信号，频率为11.0592MHz。
3-1单片机及外围扩展电路图
3.2信号输入电路单元
3.2.1输入调理电路设计
信号调理主要是对被测输入信号在幅度与偏移方面进行线性处理，使信号在垂直方向上处于A/D转换器的输入范围内。待测模拟信号输入到数字示波器时首先要经过相关的处理才能够送给ADC，因为ADC对输入电压的幅度有一定的要求，一般为0-5V，或者0-2V等。对于输入的模拟信号，要根据不同的垂直灵敏度做出调整，具体说就是把小电压信号放大，将大电压信号衰减使之符合ADC的输入电压范围。因此，需要对电压大小不同的信号进行增益调整。通常在进行A/D转换之前要加上比较电器，作为模拟电路和数字电路之间的接口电路。信号输入的调理电路如图3-2所示。
第 12 页 共 36页
┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ 装 ┊ ┊ ┊ ┊ ┊ 订 ┊ ┊ ┊ ┊ ┊ 线 ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ 装 ┊ ┊ ┊
长 春 大 学 毕业设计（论文）纸
图3-2信号输入的调理电路图
3.2.2阻抗变换电路设计 1.方案
设计条件及要求是：输入阻抗要求达到100K?。采用同相电压跟随器，使得输入阻抗在很大程度上得到提高，同时保证输出电压基本等于输入阻抗。 2.芯片选择
因为输入信号的最高频率是1KHz，选择的放大器为UA741CN，常温下带宽可以达到1MHz，可以保证输入信号通过该电压跟随器之后没有任何失真。题目明确要求示波器的输入阻抗大于100K?，设计中可以采用跟随器电路，一方面达到提高输入阻抗的要求，另一方面还可以起到隔离的作用。 电路图如图3-3所示。
图3-3阻抗变换电路图
第 13 页 共 36页
┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ 装 ┊ ┊ ┊ ┊ ┊ 订 ┊ ┊ ┊ ┊ ┊ 线 ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ 装 ┊ ┊ ┊
长 春 大 学 毕业设计（论文）纸
3.2.3电平移位电路设计
图3-4输入信号转换电路
在信号输入调理电路中，后级运算放大电路为差分输入比例电路。如图3-4所示。设运算放大器的2端输入为UO1，输出为UO，则有输出与输入的关系为：
UO?2.5?UO1 （3-1）
推导如下：
VCCU3 (3-2) ?R4?R6R6 得 U3?1.25(V) 而 U3?U2
UO1?U2U2?UO (3-3) ?R2R3 得 UO?2.5?UO1
此电路为电平移位电路，将输入信号反相后抬高了2.5V，即该差分输入比例电路将前级的双极性信号经过处理变成0—5V的单极性输入信号，最终送到A/D转换器进行模数转换。
3.2.4频率计算电路设计 1.施密特触发器
施密特触发器又称施密特反相器，是脉冲波形变换中经常使用的一种电路。施密特触发器有两个稳定状态，但与一般触发器不同的是，施密特触发器采用电位触
第 14 页 共 36页
相关推荐：
loading