POP工艺

（4）回流焊

在此过程中的关键控制点是防止元件和基板的损伤及热变形，必须使返修元件周围器件的温度低于其焊点 熔化温度。为了降低热变形及热损伤。要求返修设备具备上下同时加热并能独立控制的功能，可以采用分段 式预热，如图4所示，OKI返修工作站具有两个预热区，可以明显的降低热变形。

图4 具有两个预热区的返修工作站（OKI，APR5000XL）

对于元件堆叠装配工艺，要掌握好控制重点，包括对工艺和材料的控制，争取一次做好，杜绝或减少返修 ，是工艺和设备工程师的努力方向： 5〃总结

PoP技术在业界受到快速地接受驱动了在元件及电路板层面上新的组装方案的需求，同时对组装工艺和设 备又有新的要求，组装系统必须要有： ·高精度；

·高速浸蘸的能力； ·焊膏及助焊剂使用的能力； ·维持高产量； ·使用简单，控制精确。

堆叠封装 (PoP)工艺及面临的挑战

李 忆 环球仪器UNOVIS Solutions工艺研究工程师 凌公莽博士 环球仪器UNOVIS Solutions工艺工程经理 牛天放博士 环球仪器UNOVIS Solutions先进半导体部高级工程师

引言

随着移动消费型电子产品对于小型化,功能集成以及大存储空间的要求的进一步提升，元器件的小型化高密度封装形式也越来越多, 如多模块封装(MCM)、系统封装(SiP)、倒装芯片等应用得越来越多，而元件堆叠封装(PoP, Package on Package) 技术的出现更加模糊了一级封装与二级封装之间的界线。在大大提高逻辑运算功能和存储空间的同时，也为终端用户提供了自由选择器件组合的可能, 生产成本也得以更有效的控制。这对于3G手机无疑是一值得考虑的优选方案。

勿庸置疑, 随着小型化高密度封装的出现, 对高速与高精度装配的要求变得更加关键. 相关的组装设备和工艺也更具先进性与高灵活性，元器件堆叠封装技术(PoP)必须经受这一新的挑战。

关键词 高密度封装 元器件堆叠封装(PoP)

元器件堆叠封装技术市场情况及其推动力

当前半导体封装发展的趋势是越来越多的向高频、多芯片模块 (MCM)、系统集成 (SiP) 封装与堆叠封装 (PiP, PoP)发展，使传统的装配等级越来越模糊, 而出现了半导体装配与传统电路板装配间的集成, 如倒装芯片 (Flip Chip) 直接在终端产品进行装配。半导体装配设备中的特征功能开始出现在多功能精细间距的贴片机上，同时具有较高的精度又有助焊剂应用的功能，可以说，元件堆叠技术是在业已成熟的倒装芯片装配技术上发展起来的。

自2003年前元件堆叠技术大部分还只是应用在闪存及一些移动记忆卡中, 2004年开始出现了移动电话的逻辑运算单元和存储单元之间的堆叠封装. 在此帄均财经年度内整个堆叠技术市场的增长率达60%. 预测到2009年增长率达21%, 其中移动电话对于堆叠封装技术的应用将占整个技术市场的17%, 3G手机和MPEG4也将大量采用此技术。

元器件堆叠封装技术市场情况简图 (资料来自Prismark)

移动通信产品的关键是要解决“带宽”的问题. 通俗的讲就是高速处理信号的能力. 这就需要新型的数字信号处理器. 其解决方案之一就是在逻辑控制器上放置一枚存储器 (通常为动态存储器)来实现了小型化, 同时功能也得以强化. 而成熟的倒装芯片技术促成了这一技术得以大量应用的可能. 基本上我们可以利用现有的SMT设备和下游资源以及现成的物流供应链

导入此技术, 进行大批量生产。

堆叠封装元器件的结构

元器件内芯片的堆叠大部分是采用金线键合的方式 (Wire Bonding)，堆叠层数可以从2层到8层，STMICRO声称迄今厚度到40微米的芯片可以从两个堆叠到八个 (SRAM, flash, DRAM), 40微米打薄了的芯片堆叠8个总厚度为1.6mm，堆叠两个厚度为0.8mm.

封装内芯片通过金线键合堆叠到基板上, 同样的堆叠通过金线再将两个堆叠之间的基板键合, 然后整个封装成一个元件便是器件内置器件(PiP, Package in Package).

PiP封装的外形高度较低, 可以采用标准的SMT电路板装配工艺,单个器件的装配成本较低. 但由于在封装之前单个芯片不可以单独测试, 所以总成本会较高(封装良率问题)，且事先需要确定存储器结构, 器件由设计服务公司先期决定，终端使用者没有选择的自由。

元件堆叠封装 (PoP, Package on Package)是在底部元器件上面再放置元器件——逻辑+存储，通常为2到4层, 存储型PoP可达8层。外形高度会稍微高些,但是装配前各个器件可以单独测试,保障了更高的良品率，总的封装成本可降至最低，器件的组合可以由终端使用者自由选择，对于3G移动电话及数码像机等产品，这是优选的装配方案。

各种堆叠封装工艺成本比较

Amkor PoP典型结构

l 底部PSvfBGA(Package Stackable very thin fine pitch BGA) l 顶部Stacked CSP(FBGA,fine pitch BGA)

PoP

底部PSvfBGA结构 l 外形尺寸10-15mm l 中间焊盘间距0.65mm,底部 l 焊球间距0.5mm(0.4mm) l 基板FR-5

l 焊球材料 63Sn37Pb/Pb-free

顶部SCSP结构 l 外形尺寸4-21mm l 底部球间距0.4-0.8mm l 基板Polyimide

l 焊球材料 63Sn37Pb/Pb-free l 球径0.25-0.46mm

PoP的重点是需要控制元器件之间的空间关系，如果它们之间没有适当的间隙的话,那么会有应力存在, 对可靠性和装配良率带来致命的影响. 概括起来其空间关系有以下这些需要我们关注：

l 底部器件的模塑高度(0.27-0.35mm) 顶部器件回流前焊球的高度与间距e1

l 回流前,顶部器件底面和底部元件顶面的间隙f1 l 顶部器件回流后焊球的高度与间距e2

l 回流后,顶部器件底面和底部元件顶面的间隙f2

封装体叠层（PoP，Package-on-Package）技术

在逻辑电路和存储器集成领域，封装体叠层（PoP）已经成为业界的首选，主要用于制造高端便携式设备和智能手机使用的先进移动通讯帄台。移动便携市场在经历2009年的衰退之后，已经显示反弹迹象，进入帄稳增长阶段，相比而言，智能手机的增长比其它手机市场更快，占据的市场份额正不断增加。 与此同时，PoP技术也在移动互联网设备、便携式媒体播放器等领域找到了应用。这些应用带来了对PoP技术的巨大需求，而PoP也支持了便携式设备对复杂性和功能性的需求，成为该领域的发动机。像应用处理器或基带/

应用存储器组合这样的核心部件，其主要的生产企业都已经或计划使用PoP解决方案（图1）。