? Ai Bi?? ( Ai?? Bi )Ci??1
(1)串行进位方式
余数=0.101100*2-6
C1 = G1+P1C0 其中：G1 = A1B1
P1 = A1⊕B1（A1＋B1 也对） C2 = G2+P2C1 G2 = A2B2 P2 = A2⊕B2 C3 = G3+P3C2 G3 = A3B3 P3 = A3⊕B3 C4 = G4+P4C3 G4 = A4B4
P4 = A4⊕B4
(2)并行进位方式 C1 = G1+P1C0
C2 = G2+P2G1+P2P1C0
C3 = G3+P3G2+P3P2G1+P3P2P1C0
C4 = G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1C0
11
计算机组成原理第五版习题答案
12．(1)组成最低四位的 74181 进位输出为：
C4 = Cn+4 = G+PCn = G+PC0， C0 为向第 0 位进位 其中，G = y3+y2x3+y1x2x3+y0x1x2x3，P = x0x1x2x3，所以
C5 = y4+x4C4
C6 = y5+x5C5 = y5+x5y4+x5x4C4
(2)设标准门延迟时间为 T， 与或非”门延迟时间为 1.5T，则进位信号 C0，由最低位传 送至 C6 需经一个反相器、两级“与或非”门，故产生 C0 的最长延迟时间为
T+2*1.5T = 4T
(3)最长求和时间应从施加操作数到 ALU 算起：第一片 74181 有 3 级“与或非”门（产 生控制参数 x0, y0, Cn+4），第二、三片 74181 共 2 级反相器和 2 级“与或非”门（进 位链），第四片 74181 求和逻辑（1 级与或非门和 1 级半加器，设其延迟时间为 3T）， 故总的加法时间为：
t0 = 3*1.5T+2T+2*1.5T+1.5T+3T = 14T
13．设余三码编码的两个运算数为 Xi 和 Yi，第一次用二进制加法求和运算的和数为 Si’，进
位为 Ci+1’，校正后所得的余三码和数为 Si，进位为 Ci+1，则有： Xi = Xi3Xi2Xi1Xi0 Yi = Yi3Yi2Yi1Yi0 Si’ = Si3’Si2’Si1’Si0’
si3
Ci+1
si2
si1
si0
FA
FA
FA
FA
十进校正
+3V
si3'
FA si2'
FA
FA
si0'
FA 二进加法
Xi3 Yi3 Xi2 Yi2
Xi1 Yi1 Xi0 Yi0
“
当 Ci+1’ = 1 时，Si = Si’+0011
并产生 Ci+1
当 Ci+1’ = 0 时，Si = Si’+1101
根据以上分析，可画出余三码编码的十进制加法器单元电路如图所示。 14．
Si=AiBiCi+ AiBiCi+ AiBiCi+ AiBiCi 图如下：
si1'
12
Ai
计算机组成原理第五版习题答案
Si
Bi
Ci
相关推荐：
loading