74HC595程序应用（附原理图） 

74HC595芯片资料

8位串行输入/输出或者并行输出移位寄存器，具有高阻关断状态。三态。

特点

8位串行输入 8位串行或并行输出 存储状态寄存器，三种状态 输出寄存器可以直接清除 100MHz的移位频率 输出能力

并行输出，总线驱动 串行输出；标准 中等规模集成电路 应用

串行到并行的数据转换

Remote control holding register.

#include #include #define uchar unsigned char #define uint unsigned int

sbit stcp1=P2^2; sbit ds1=P2^1; sbit shcp1=P2^0;

sbit stcp2=P2^5; sbit ds2=P2^4;

sbit shcp2=P2^3; uchar code DAT[11]={0x3f,0x06,0x5b,0x4f,0x66,0x6d,0x7d,0x07,0x7f,0x6f,0x00};//共阴数码管显示码

uchar code tab[10]={0xbf,0x86,0xdb,0xcf,0xe6,0xed,0xfd,0x87,0xff,0xef}; uchar code wei[9]={0xfe,0xfd,0xfb,0xf7,0xef,0xdf,0xbf,0x7f,0xff}; void delay(uint ms)

{ uint x,y;

for(x=ms;x>0;x--) for(y=255;y>0;y--); }

void QR0_5951(uchar num1) {

uchar j; for (j=0;j<8;j++) {

num1=num1<<1 ; ds1=CY;

shcp1=1;//上升沿发生移位 // shcp1=0;

} }

void OUT_5951()//将移位寄存器内的数据锁存到输出寄存器并显示 {

stcp1=0;

stcp1=1;//上升沿将数据送到输出锁存器 stcp1=0; }

void QR1_5952(uchar num2) {

uchar j;

for (j=0;j<8;j++) {

num2=num2<<1 ; ds2=CY;

shcp2=1;//上升沿发生移位 // shcp2=0; }

}

void OUT_5952()//将移位寄存器内的数据锁存到输出寄存器并显示 {

stcp2=0;

stcp2=1;//上升沿将数据送到输出锁存器 stcp2=0; }

void main() { uchar i; while(1)

{

for(i=0;i<2;i++) {

QR0_5951(DAT[0]); } }

OUT_5951();

QR1_5952(wei[i]); OUT_5952();

delay(1);

}

描述

595是告诉的硅结构的CMOS器件， 兼容低电压TTL电路，遵守JEDEC标准。

595是具有8位移位寄存器和一个存储器，三态输出功能。 移位寄存器和存储器是分别的时钟。

数据在SCHcp的上升沿输入，在STcp的上升沿进入的存储寄存器中去。如果两个时钟连在一起，则移位寄存器总是比存储寄存器早一个脉冲。

移位寄存器有一个串行移位输入（Ds），和一个串行输出（Q7’）,和一个异步的低电平复位，存储寄存器有一个并行8位的，具备三态的总线输出，当使能OE时（为低电平），存储寄存器的数据输出到总线。 参考数据 符号 参数 条件 TYP HC HCt 21 20 19 单位 tPHL/tPLH 传输延时 SHcp到Q7’ STcp到Qn 16 Ns Ns Ns CL=15pF 17 Vcc=5V 14

MR到Q7’ fmax STcp到SHcp 最大时钟速度 CL 输入电容 100 57 MHz Notes 1 3.5 3.5 pF CPD Power dissipation capacitance per package. Notes2 115 130 pF CPD决定动态的能耗，

PD＝CPD×VCC×f1+∑(CL×VCC2×f0)

F1＝输入频率，CL＝输出电容 f0＝输出频率（MHz） Vcc=电源电压 引脚说明 符号 Q0…Q7 GND Q7’ MR SHCP 引脚 15， 1， 7 8 9 10 11 描述 并行数据输出 地 串行数据输出 主复位（低电平） 移位寄存器时钟输入