系统低功耗设计

系统低功耗设计

论文关键词：集成电路低功耗设计SoC

论文摘要：功耗问题正日益变成VLSI系统实现的一个限制因素。对便携式应用来说，其主要原因在于电池寿命，对固定应用则在于最高工作温度。因为电子系统设计的复杂度在日益提升，导致系统的功耗得到其主要功耗成分。其次，以该主要功耗成分数学表达式为依据，突出实现SoC低功耗设计的各种级别层次的不同方法。 引言

从20世纪80年代初到90年代初的10年里，微电子领域的很多研究工作都集中到了数字系统速度的提升上，现如今的技术拥有的计算水平能够使强大的个人工作站、复杂实时语音和图像识别的多媒体计算机的实现成为可能。高速的计算水平对于百姓大众来说是触指可及的，不像早些年代那样只为少数人服务。另外，用户希望在任何地方都能访问到这种计算水平，而不是被一个有线的物理网络所束缚。便携水平对产品的尺寸、重量和功耗加上严格的要求。因为传统的镍铬电池每磅仅能提供20W.h的能量，因而功耗就变得尤为重要。电池技术正在改进，每5年最大能将电池的性能提升30%，不过其不可能在短期内显著地解决现在正遇到的功耗问题。

虽然传统可便携数字应用的支柱技术已经成功地用于低功耗、低性能的产品上，诸如电子手表、袖珍计算器等等，但是有很多低功耗、高性能可便携的应用一直在增长。例如，笔记本计算机就代表了计算机工业里增长最快的部分。它们要求与桌上计算机一样具有同样的计算水平。同样的要求在个人通信领域也正在迅速地发展，如采用了复杂语音编解码算法和无线电调制解调器的带袖珍通信终端的新一代数字蜂窝网。已提出的未来个人通信服务PCS

（PersonalCommunicationServices）应用对这些要求尤其明显，通用可便携多媒体服务是要支持完整的数字语音和图像辨别处理的。在这些应用中，不但语音，而且数据也要能在无线链路上传输。这就为实

现任何人在任何地方的任何时间展开任何想要的业务提供了可能。但是，花在对语音、图像的压缩和解压上的功耗就必须附加在这些可便携的终端上。确实，可便携水平已经不再明显地和低性能联系在一起了；相反，高性能且可便携的应用正在逐步得到实现。

当功率能够在非便携环境中获得时，低功耗设计的总理也变得十分关键。直到现在，因为大的封装、散热片和风扇能够轻而易举地散掉芯片和系统所产生的热，其功耗还未引起多大的重视。不过，随着芯片和系统尺寸持续地增加，要提供充分的散热水平就必须付出重要代价，或使所提供的总体功能达到极限时，设计高性能、低功耗数字系统方法的需求就会变得更为显著。幸好，现在已经发展了很多技术来克服这些矛盾。

因为能够高度集成，并具有低功耗、输入电流小、连接方便和具有比例性等性质，CMOS逻辑电路被认为是现今最通用的大规模集成电路技术。下面研究CMOS集成电路的功耗组成，概述实现集成电路——SoC（SystemonChip）系统的低功耗设计的诸多方法。目的在于揭示当今电子系统结构复杂度、速度和其功耗的内在联系，在及在数字电子系统设计方向上潜在的启示。 1CMOS集成电路功耗的物理源

要研究SoC的低功耗设计，首先要物理层次上弄清该集成电路的功耗组成，其次，才能从物理实现到系统实现上采用各种方法来节省功耗，达到低功耗设计的目的。图1为典型CMOS数字电路的功耗物理组成。 （1）动态功耗

动态功耗是由电路中的电容引起的。设C为CMOS电路的电容，电容值为PMOS管从0状态到H状态所需的电压与电量的比值。以一个反相器为例，当该电压为Vdd时，从0到H状态变化（输入端）所需要的能量是CVdd2。其中一半的能量存储在电容之中，另一半的能量扩展在PMOS之中。对于输出端来说，它从H到0过程中，不需要Vdd的充电，但是在NMOS下拉的过程中，会把电容存储的另一半能量消耗掉。如果

CMOS在每次时钟变化时都变化一次，则所耗的功率就是CBdd2f，但并不是在每个时钟跳变过程之中，所有的CMOS电容都会实行一次转换（除了时钟缓冲器），所以最后要再加上一个概率因子a。电路活动因子a代表的是，在平均时间内，一个节点之中，每个时钟周期之内，这个节点所变化的几率。最终得到的功耗表达式为：Psw=aCVdd2f。 （2）内部短路功耗

CMOS电路中，如果条件Vtn

一般来说，内部短路电流功耗不会超过动态功耗的10%。而且，如果在一个节点上，Vdd

静态漏电掉的是二极管在反向加电时，晶体管内出现的漏电现象。在MOS管中，主要指的是从衬底的注入效应和亚门限效应。这些与工艺相关，而且漏电所造成的功耗很小，不是考虑的重点。 （4）小结

通过设计工艺技术的改善，Pint和Pleak能被减小到能够忽略的水准，因而Psw也就成为功耗的主要因素。后面所做的功耗优化绝大多数是围绕这个个公式来实行的。对于SoC来说，所有的方法都是围绕着动态功耗来做文章的，因为在电路信号变化时，功耗消耗主要在电路中电容的充放电过程。如果从各个层次、各个方面尽量减少电路的充放电，将是我们关心的主题。 2降低集成电路SoC功耗的方法

功耗对于一个便携式SoC数字系统来说尤为重要。事实上，很多便携式SoC系统的设计，是先实行功耗分析，由功耗分析的结果再来划分设计结构。能够说，功耗将可能决定一切。现在要做的是，根据功耗分析的结果，评判SoC结构，改进设计，优化方案。

SoC系统的功耗所涉及的内容十分广泛，从物理实现到系统实现都能够采用各种方法来节省和优化功耗。通过对国外大量文献的查阅，我们得到了常用的实现低功耗设计的各种较为有效的方法， （1）系统级功耗管理

这个部分实际上是动态功耗管理。主要做法是在没有操作的时候（也就是在SoC处于空闲状态的时候），使SoC运作于睡眠状态（只有部分设备处于工作之中）；在预设时间来临的时候，会产生一个中断。由这个中断唤醒其它设备。实际上，这个部分需要硬件的支持，如判断，周期性的开、关门控时钟（gateclock）等。 （2）软件代码优化

软件代码优化是针对ARM嵌入式处理器来说的。对于编译器来说，所起的使用不到1%，而对于代码的优化则能够产生高达90%的功耗节省。Simunic等人曾分别做过用各种针对ARM处理器的编译器实行的试验。比此的实验结果发展，风格比较好的代码产生的效果远比用ARM编译器优化的效果好。 （3）Clock控制

这是在ASIC设计中行之有效的方法之一。如果SoC芯片在正常工作，有很大一部分模块（它们可能是用于一些特殊用途中，如调试Debug、程序下载等）是乖于空闲状态的，这些器件的空运作会产生相当大的功耗。这个部分应使用时钟控制，即clockenable&disable。 （4）RTL级代码优化