前 言
波形发生器是一种常用的信号源，广泛用于科学研究、生产实践和教学实践等领域。如设计和测试、汽车制造、生物医药、传感器仿真、制造模型等。
传统的信号发生器采用模拟电子技术，由分立元件构成振荡电路和整形电路，产生各种波形。它在电子信息、通信、工业等领域曾发挥了很大的作用。但是采用这种技术的波形发生器电路结构复杂、体积庞大、稳定度和准确度较差，而且仅能产生正弦波、方波、三角波等几种简单波形，难以产生较为复杂的波形信号。随着微处理器性能的提高，出现了由微处理器、D/A以及相关硬件、软件构成的波形发生器。它扩展了波形发生器的功能，产生的波形也比以往复杂。实质上它采用了软件控制，利用微处理器控制D/A,就可以得到各种简单波形。但由于微处理器的速度限制，这种方式的波形发生器分辨率较低，频率切换速度较慢。
从2007年2月到2007年4月，在系统研究国外波形发生器的基础上提出了基于Matlab和FPGA技术的波形发生器，在FPGA开辟高速存储器ROM做查询表，通过Matlab获得波形数据存入ROM中，波形数据不断地，有序地从ROM中送到高速
D/A转换器对存储器的波形数据进行转换。因此只要改变FPGA中查找表数据就可以
产生任意波形，因此该研究方法可以产生任意波形。
随着我国四个现代化和经济发展，我国在科技和生产各领域都取得了飞速的发展和进步，同时这也对相应的测试仪器和测试手段提出了更高的要求，而波形发生器已成为测试仪器中至关重要的一类，因此在国发展波形发生器具有重大意义和实际价值。例如，它能模拟编码雷达信号、潜水艇特征信号、磁盘数据信号、机械振动瞬变过程、电视信号以及神经脉冲之类的波形，也能重演由数字示波器捕获的波形等。
在本次设计中，我通过Matlab获取了波形数据，在FPGA中开辟了ROM区域，在MaxplusⅡ开发平台上，实现了电路的VHDL硬件描述和仿真，电路功能在EDA平台上得到了验证，但由于我的能力和水平有限，论文中肯定会有不妥之处和错误，恳请老师和同学提出批评和改进意见，在此表示由衷的感。
1 波形发生器
1.1 基于模拟电路的波形发生器设计方案
正弦波振荡电路是用来产生一定频率和幅度的正弦波信号。如图1.1所示为利用集成运放构成的RC桥式正弦波振荡器的电路原理图。
图1.1 RC桥式正弦波振荡器
C10.1uC20.1uD1R550KD2R120KV212VR330KU1uA741V+ V-OUTVoR220KR420KV212V适当调整反馈电阻R3值，使电路产生振荡，输出波形为稳定的不失真的正弦波。 (1)电路的正振荡频率和起振条件
在图1.1中，令R1=R2=R，C1=C2=C则该电路的振荡频率由式(1.1)决定。
1 f0=
2πRC(1.1)
起(1.2)
在电路图1.1中， RF=R3+R5//rd，rd表示限幅二极管导通时的动态电阻。 (2)选择RC参数的主要依据和条件
①因为RC桥式振荡器的振荡频率是由RC网络决定的，所以选择RC的值时应该把已知振荡频率f0作为主要依据。
②为了使选频网络的特性不受集成运算放大器输入和输出的电阻的影响，选择R时还应该考虑下列条件：ri?R?ro式中，ri是集成运算放大器同相端输入电阻；ro是
振
条
件
由
式
(1.2)
决
定
：
RF?2R4
集成运算放大器的输出电阻。
(3)计算R和C的值
由式(1.1)可计算出电容值，初选R的值由式(1.3)算出C的值再复算R值。
C=12πf0R
(1.3)
实际应用中，要注意选用稳定性好的电阻和电容。
(4)选择电阻R4和R5 电阻R4和R5可根据式(1.2)来确定，通常取R5=2.1R4，这样既能保证起振，又不致引起严重的波形失真。为了减小运算放大器输入失调电流及其漂移的影响，应尽量满足R=R4//R5的条件。注意，R4和R5的最佳数值还是要通过实验调整来确定。
(5)稳幅电路的作用及参数选择 由于元件误差，温度等外界因数的影响，振荡器往往达不到理论设计的效果。因此，一般在振荡器的负反馈支路中加入自动稳幅电路，根据振荡幅度的变化自动改变负反馈的强弱，达到稳幅效果。图1.1中的二极管D1和
D2在振荡过程中总有一个二极管处于正向导通状态，正向导通电阻rd与R3并联。当
振幅大时，rd减小，负反馈增强，限制振幅继续增长；反之振幅减小时rd加大，负反馈减弱，防止振幅继续减小，从而达到稳幅的目的。稳幅二极管的选择应注意以下两点：
①为了提高电路的温度稳定性，应尽量选用硅管。
②为了保证上下振幅对称，两个稳幅二极管特性参数必须匹配。 (6)电阻R3、R5值的确定
二极管的正向电阻与并联电阻值差不多时，稳幅特性和改善波形失真都有较好的效果。通常R5选几千欧，R5选定后R3的阻值便可以初步确定，R3的调节围应保证达到RF所需的值。
因为：RF=R3+R5//rd (1.4) 取R5=rd
所以：R3=RF-R5//rd=RF?0.5?R5 (1.5) 但是，R3与R5的最佳数值仍要通过实验调整来确定。 (7)集成运算放大器的选择
集成运算放大器作为振荡电路的放大器，起放大作用，它是整个振荡电路的基础。选择集成运算放大器时，除希望输入电阻较高和输出电阻较低，最主要的是要选择其
增益带宽积满足下列关系：
AodfBW>3f0 (1.6)
1.2 基于MCU的波形发生器设计方案
波形的生成及对频率和相位的控制均由单片机编程实现。波形生成程序生成正弦波信号在一个周期的波形数据，这些数据循环输出至D/A转换器，通过在输出数据指令之间插入NOP指令实现对频率的控制，原理框图如图1.2所示。
D/A单片机D/A滤波器正弦波幅度控制信号输出A滤波器正弦波信号输出B幅度控制
图1.2 以MCU为核心的设计方案原理框图
此方法产生的信号频率围、步进值取决于所采用的每个周期的输出点数及单片机执行指令的时间（与单片机的结构及选用的晶体振荡器等有关）。
此方案的优点是硬件电路简单，所用器件少，可相对容易地产生各种波形，在低频区基本上能实现所要求的功能；缺点是控制较复杂，精度不易满足，生成波形的频率围小，特别是难以生成高频波形。
例如，对输出信号频率fmax=20kHz而言，因为移相分辨率为1o，则一个周期至少要采样360个点，即MCU发送波形幅度数据的速度，fcp?360fmax即fcp?7.2MHz则前后发送2个波形幅度数据的时间间隔Tmax?0.1388μs，但是MCU的指令执行周期一般有几个μs，从而MCU发送信号一个周期的波形数据一般要几十个μs。故以MCU为核心的实现方案难以产生高频波形。
1.3 基于MCU与FPGA相结合的波形发生器设计方案
该方案采用DDS（Direct Digital Synthesis，直接数字频率合成）技术产生数字式移相正弦波信号。信号生成主要由FPGA部分实现，FPGA部分主要包括相位
累加器和波形查找表（波形查找表由FPGA外部的存储器实现）。DDS技术将输出波形的一个完整周期的幅度值都顺序地存放在波形存储器中，通过控制相位增量产生频率、相位可控的波形。一个数字频率合成器由相位累加器、加法器、波形存储ROM、
D/A转换器和低通滤波器（LPF）构成。如图1.3所示。
其中K为频率控制字、P为相位控制字、W为波形控制字、fC参考时钟频率，N为相位累加器的字长，D为ROM数据位及D/A转换器的字长。相位累加器在时钟fC的控制下以步长K作累加，输出的N位二进制码与相位控制字P、波形控制字W相加后作为波形ROM的地址，对波形ROM进行寻址，波形ROM输出D位的幅度S(n)经D/A转换器变成阶梯波S(t)，再经过低通滤波器平滑后就可以得到合成的信号波形，合成的信号波形形状取决于波形ROM存放的幅度码，因此用DDS可以生成任意波形。DDS电路的基本组成：
频率控制字K累加器加法器N位加法器S(n)位ROMS(t)位D/ALPF相位控制字P波形控制字W参考信号fc图1.3 基于DDS技术设计方案原理框图
(1)频率预置与调节电路
K被称为频率控制字，也叫相位增量。DDS方程： f0=fCK2N，f0为输出频率，
fC为频率时钟。当K=1时，DDS输出最低频率（也即频率分辨率）为fC2N，而DDS
的最大输出频率由Nyquist采样定理决定，即fC2，也就是说K的最大值为2N-1。因此，只要N足够大DDS可以得到很细的频率间隔。要改变DDS的输出频率，只要改变频率控制字K即可。
(2)累加器
相位累加器由N位加法器与N位寄存器级联构成。累加器框图如图1.4所示。 寄存器频率控制字fc相位量化序列
相关推荐：
loading