数字电子技术基础习题册2010-答案6-7章

第6章 触发器

【6-1】

解：

RdSdQ不定状态Q图6.1（b） 题6-1答案的波形图

【6-2】

RdSdQQ图6.2(c)

不定状态

【6-3】

解：

见图6.3(b)所示，此电路可获得双相时钟。

CPQQYZ 图6.3(b)

【6-4】

解：

1．真值表(CP=0时，保持；CP=1时，如下表）

Dn Qn Qn+1 0 0 0 0 1 0 1 0 1 1 1 1 n+1

n

2．特性方程Q=D

3．该电路为锁存器（时钟型D触发器）。CP=0时，不接收D的数据；CP=1时，把数据锁存，但该电路有空翻。

【6-5】

解：

见图6.5(b)所示。

CPJKCPJKQQ

图6.5(b)

【6-6】

解：

见图6.6(b)所示。

CPDQ

图6.6(b)

【6-7】

解：J-K触发器特性方程 Qn?1?JQn?KQn

D触发器特性方程 Qn?1?D

nnnnD触发器转换为J-K触发器 D?JQ?KQ?JQ?KQ 如图6.7（a）所示。 J-K触发器转换为D触发器 J?D，K?D 如图6.7（b）所示。

（a） （b）

图6.7

【6-8】

解：1、CP作用下的输出Q0 Q1和Z的波形如下图； 2、Z对CP三分频。

CPQ1Q2ZZ【6-9】

解：输出波形图见图6.9(c)

CPAF图6.9(c)

【6-10】

解：输出波形图见图6.10(c)

CPABC图6.10(c)

【6-11】

解：

见图6.11(b)所示。该电路A输入每出现一次下降沿，Q1端就输出一个宽度等于时钟周期的脉冲。

CPAQ0Q1

图6.11(b)

第7章 时序逻辑电路

【7-1】已知时序逻辑电路如图7.1所示，假设触发器的初始状态均为0。 (1 )写出电路的状态方程和输出方程。

(2) 分别列出X=0和X=1两种情况下的状态转换表，说明其逻辑功能。 (3) 画出X=1时，在CP脉冲作用下的Q1、Q2和输出Z的波形。

X1CP1JC11KQ11JC11KQ2Z图7.1

解：

1．电路的状态方程和输出方程

n Q1n?1?XQ1n?Q2Q1n n?1n Q2 ?Q1n?Q2 Z?Q1Q2CP

2．分别列出X=0和X=1两种情况下的状态转换表，见题表7.1所示。逻辑功能为 当X=0时，为2位二进制减法计数器；当X=1时，为3进制减法计数器。

3．X=1时，在CP脉冲作用下的Q1、Q2和输出Z的波形如图7.1(b)所示。

题表7.1

X=0 Q2 Q1 0 0 1 1 1 0 0 1 0 0 X=1 Q2 Q1 0 0 1 0 0 1 0 0 CPQ1Q2Z

图7.1(b)

【7-2】电路如图7.2所示，假设初始状态QaQbQc=000。

(1) 写出驱动方程、列出状态转换表、画出完整的状态转换图。 (2) 试分析该电路构成的是几进制的计数器。

Qa11JC11CP1K1JC11KQb1JC11KQc图7.2

解：

1．写出驱动方程

nnnJa?Ka?1 Jb?Kb?Qa Jc?QanQb Kc?Qan ?Qc2．写出状态方程