第一范文网 - 专业文章范例文档资料分享平台

(自考02325李学干版)计算机系统结构课后习题

来源:用户分享 时间:2025/6/7 7:23:27 本文由loading 分享 下载这篇文档手机版
说明:文章内容仅供预览,部分内容可能不全,需要完整文档或者需要复制内容,请下载word后使用。下载word有问题请添加微信号:xxxxxxx或QQ:xxxxxx 处理(尽可能给您提供完整文档),感谢您的支持与谅解。

器内容和地址位结合,就能达到要求了。 8.经统计,某机器14条指令的使用频度分别为:0.01,0.15,0.12,0.03,0.02,0.04,0.02,0.04,0.01,0.13,0.15,0.14,0.11,0.03。分别求出用等长码、Huffman码、只有两种码长的扩展操作码3种编码方式的操作码平均码长。

解: 等长操作码的平均码长=4位;Huffman编码的平均码长=3.38位;只有两种码长的扩展操作码的平均码长=3.4位。

9.若某机要求:三地址指令4条,单地址指令255条,零地址指令16条。设指令字长为12位.每个地址码长为3位。问能否以扩展操作码为其编码?如果其中单地址指令为254条呢?说明其理由。 答: ①不能用扩展码为其编码。

∵指令字长12位,每个地址码占3位;

∴三地址指令最多是2^(12-3-3-3)=8条, 现三地址指令需4条, ∴可有4条编码作为扩展码,

∴单地址指令最多为4×2^3×2^3=2^8=256条, 现要求单地址指令255条,∴可有一条编码作扩展码 ∴零地址指令最多为1×2^3=8条 不满足题目要求

∴不可能以扩展码为其编码。

②若单地址指令254条,可以用扩展码为其编码。

∵依据①中推导,单地址指令中可用2条编码作为扩展码 ∴零地址指令为2×2^3=16条,满足题目要求 note:

三地址指令格式: 操作码 地址码 地址码 地址码 3位 3位 3位 3位 单地址指令格式: 操作码 地址码 9位 3位

所以前面9位由于三地址指令用了最前面3位,还有中间6位可作为编码(也就是总共可以有9位作为单地址指令的指令操作码的编码)。减去3地址指令的4条,有4*2^6=256条,但由于韪目要求要有255条,所以剩下一个编码,已经用了9位的全部编码,最后零地址指令(全部12位都可作为操作码的编码)还有1*2^3=8 (这是12位编码中最后三位的)若只要求254种,则可以有(256-254)*2^3=16条

10.某机指令字长16位。设有单地址指令和双地址指令两类。若每个地址字段为6位.且双地址指令有X条。问单地址指令最多可以有多少条?

答: 单地址指令最多为(16-X)×2^6

P.S.双地址指令最多是2^(16-6-6)=2^4=16条, 现双地址指令有X条, ∴可有(16-X)条编码作为扩展码,

∴单地址指令最多为(16-X)×2^6=256条

11.何谓指令格式的优化?简要列举包括操作码和地址码两部分的指令格式优化可采用的各种途径和思路。 答: 指令格式的优化指如何用最短位数表示指令的操作信息和地址信息,使程序中指令的平均字长最短。 ①操作码的优化

采用Huffman编码和扩展操作码编码。 ②对地址码的优化: 采用多种寻址方式;

采用0、1、2、3等多种地址制;

在同种地址制内再采用多种地址形式,如寄存器-寄存器型、寄存器-主存型、主存-主存型等; 在维持指令字在存储器内按整数边界存储的前提下,使用多种不同的指令字长度。

5

12.某模型机9条指令使用频率为:

ADD(加) 30% SUB(减) 24% JOM(按负转移) 6% STO(存) 7% JMP(转移) 7% SHR(右移) 2% CIL(循环) 3% CLA(清加) 20% STP(停机) 1%

要求有两种指令字长,都按双操作数指令格式编排,采用扩展操作码,并限制只能有两种操作码码长。设该机有若干通用寄存器,主存为16位宽,按字节编址,采用按整数边界存储。任何指令都在一个主存周期中取得,短指令为寄存器-寄存器型,长指令为寄存器-主存型,主存地址应能变址寻址。

(1)仅根据使用频率,不考虑其它要求,设计出全Huffman操作码,计算其平均码长; (2)考虑题目全部要求,设计优化实用的操作形式,并计算其操作码的平均码长; (3)该机允许使用多少可编址的通用寄存器?

(4)画出该机两种指令字格式,标出各字段之位数;

(5)指出访存操作数地址寻址的最大相对位移量为多少个字节? 解:

第(1)和(2)中Huffman和扩展操作码的编码及平均码长如下表: 指令Ii I1 I2 I3 I4 I5 I6 I7 I8 I9 西个马pili

(3)8个。

(4)两种指令格式如下图所示:

2位 3位 3位 OP R1 R2

操作码 寄存器1 寄存器2

5位 3位 3位 5位 OP R1 X d

操作码 寄存器1 变址寄存器 相对位移 主存逻辑地址

(5)访存操作数地址寻址的最大相对位移量为32个字节。

13.设计RISC机器的一般原则及可采用的基本技术有那些? 答: 一般原则:

(1)确定指令系统时,只选择使用频度很高的指令及少量有效支持操作系统,高级语言及其它功能的指令; (2)减少寻址方式种类,一般不超过两种; (3)让所有指令在一个机器周期内完成;

(4)扩大通用寄存器个数,一般不少于32个,尽量减少访存次数; (5)大多数指令用硬联实现,少数用微程序实现; (6)优化编译程序,简单有效地支持高级语言实现。 基本技术:

6

使用频度Pi 30% 24% 20% 7% 7% 6% 3% 2% 1% Huffman编码 10 00 01 1100 1101 1110 11110 111110 111111 2.61 扩展操作码编码 00 01 10 11000 11001 11010 11011 11100 11101 2.78

(1)按RISC一般原则设计,即确定指令系统时,选最常用基本指令,附以少数对操作系统等支持最有用的指令,使指令精简。编码规整,寻址方式种类减少到1、2种。

(2)逻辑实现用硬联和微程序相结合。即大多数简单指令用硬联方式实现,功能复杂的指令用微程序实现。 (3)用重叠寄存器窗口。即:为了减少访存,减化寻址方式和指令格式,简单有效地支持高级语言中的过程调用,在RISC机器中设有大量寄存嚣,井让各过程的寄存器窗口部分重叠。

(4)用流水和延迟转移实现指令,即可让本条指令执行与下条指令预取在时间上重叠。另外,将转移指令与其前面的一条指令对换位置,让成功转移总是在紧跟的指令执行之后发生,使预取指令不作废,节省一个机器周期。

(5)优化设计编译系统。即尽力优化寄存器分配,减少访存次数。不仅要利用常规手段优化编译,还可调整指令执行顺序,以尽量减少机器周期等。

14.简要比较CISC机器和RISC机器各自的结构特点,它们分别存在哪些不足和问题?为什么说今后的发展应是CISC和RISC的结合?

答: CISC结构特点:机器指令系统庞大复杂。

RISC结构特点:机器指令系统简单,规模小,复杂度低。 CISC的问题:

(1)指令系统庞大,一般200条以上; (2)指令操作繁杂,执行速度很低;

(3)难以优化生成高效机器语言程序,编译也太长,太复杂;

(4)由于指令系统庞大,指令的使用频度不高,降低系统性能价格比,增加设计人员负担。 RISC的问题; (1)由于指令少,在原CISC上一条指令完成的功能现在需多条RISC指令才能完成,加重汇编语言程序设计负担,增加了机器语言程序长度,加大指令信息流量。 (2)对浮点运算和虚拟存储支持不很强。 (3)RISC编译程序比CISC难写。

由于RISC和CISC各有优缺点,在设计时,应向着两者结合,取长补短方向发展。

第三章 总线、中断与输入输出系统

1.简要举出集中式串行链接,定时查询和独立请求3种总线控制方式的优缺点。同时分析硬件产生故障时通讯的可靠性。 答:

控制方式

优点

缺点

(1)对“总线可用”线及其有关电路失效敏感。

(1)选择算法简单。 (2)灵活性差,如果高优先级的部件频繁要求使用总线,离总(2)控制线数少,只需要3根,且不线控制器远的部件就难以获得总线使用权。

串行链接

取决于部件数量。 (3)“总线可用”信号顺序脉动地通过各个部件,总线的分配速(3)可扩充性好。 度慢。

(4)受总线长度的限制,增减和移动部件受限制。 (1)灵活性强,部件的优先次序由程(1)总线的分配速度不能很高。 序控制。 (2)控制较为复杂。

定时查询

(2)可靠性高,不会因某个部件失效(3)控制线数多,需要2+log2N根。 而影响其它部件使用总线。 (4)可扩充性差。

(1)灵活性强,部件的优先次序由程

(1)控制较为复杂。

独立请求 序控制。

(2)控制线数多,要控制N个设备,需要有2N+1根控制线。

(2)能方便地隔离失效部件的请求。

7

(3)总线的分配速度快。

2.设中断级屏蔽位“1”对应于开放,“0”对应于屏蔽,各级中断处理程序的中断级屏蔽位设置如下:

中断级屏蔽位 中断处理程序级

别 1级 2级 3级 4级

第1级 第2级 第3级 第4级

(1)当中断响应优先次序为1→2→3→4时,其中断处理次序是什么?

(2)如果所有的中断处理都各需3个单位时间,中断响应和中断返回时间相对中断处理时间少得多。当机器正在运行用户程序时,同时发生第2,3级中断请求,过两个单位时间,又同时发生第1,4级中断请求,试画出程序运行过程示意图。 答:

(1)当中断响应优先次序为1→2→3→4时,其中断处理次序为1→3→4→2。 (2)

0 1 1 1

0 0 0 0

0 1 0 1

0 0 0 0

3.若机器共有5级中断,中断响应优先次序为1→2→3→4→5,要求其实际的中断处理次求序1→4→5→2→3。 (1)设计各级中断处理程序的中断级屏蔽位(令“1”对应于开放,“0”对应于屏蔽);

(2)若在运行用户程序时,同时出现第4,2级中断请求,而在处理第2级中断未完成时,又同时出现第1,3,5级中断请求,请画出此程序运行过程示意图。 答: (1)中断级屏蔽位设置如下图:

中断级屏蔽位 中断处理程序级别 1级 2级 3级 4级 5级 第1级 第2级 第3级 第4级 1 0 0 0 1 1 0 1 1 1 1 1 1 0 0 1 1 0 0 1 8

(自考02325李学干版)计算机系统结构课后习题.doc 将本文的Word文档下载到电脑,方便复制、编辑、收藏和打印
本文链接:https://www.diyifanwen.net/c8ypn01mmkx1is5307321_2.html(转载请注明文章来源)
热门推荐
Copyright © 2012-2023 第一范文网 版权所有 免责声明 | 联系我们
声明 :本网站尊重并保护知识产权,根据《信息网络传播权保护条例》,如果我们转载的作品侵犯了您的权利,请在一个月内通知我们,我们会及时删除。
客服QQ:xxxxxx 邮箱:xxxxxx@qq.com
渝ICP备2023013149号
Top