WORD格式
12、简述微控制器的特点。
第14页共44页
专业资料整理
WORD格式
WORD完美格式
《嵌入式系统》试题库
答：微控制器的特点：单片化，整个计算机集成在一个芯片中。低档微控制器
——构成：
一般 CPU、存储器、I/O 接口三者集成在一个芯片内；性能： 1～100MIPS，存储器：Flash 一般为 8~512KB，SRAM一般为 256B/1～128KB；一般无嵌入式操作系统或者简单嵌入式 操作系统。高档微控制器 内，需要外
扩存储器；性能： 1~4MB，SRAM一般为
——构成：一般
CPU、I/O
接口两者集成在一个芯片
100～1000MIPS，存储器：Flash一般为
1~64MB；
一般有嵌入式操作系统（ VxWorks、μC/OS-II、WINCE、μClinux）。
13、简述 DSP的特点。
答：DSP的特点：高效乘累加运算，高效数据存取，硬件重复循环，确定性
操作（程序执行时间可预测）。
14、嵌入式处理器按照字长可分为哪几类？各有何应用领域。 答：嵌入式处理器按照字长可划分为 位等五个不同的等级。
4位、8位、16位、32位和 64一般说来，4位或 8位的产品通常是面向低端应用设计的， 16位的产品用于比较精密的应 用；32或64位的产品用于计算强度很大的应用。
15、简述嵌入式处理器的选择原则。 答：1、应能满足应用的设计目标；
2、开发工具是否好用？ 3、市场占有率；
4、应该遵循“够用”原则，不应片面追求高性能。
16、谈一谈嵌入式处理器的发展趋势。 答：嵌入式微处理器、微控制器与 嵌入式处理器应用
DSP之间的界限越来越模糊； 32位
日趋广泛，已经开始挤占原本数据 8位MCU的市场；双核或多核结构的产品不断涌现。
17、列出 ARM7微处理器的工作模式。
答：user用户模式、sys系统模式、fiq 快速中断模式、 irq 外部中断模式、 svc管理模式、
专业资料整理
WORD格式
abt 数据访问中止模式、 und未定义指令中止模式。
第15页共44页
专业资料整理
WORD格式
WORD完美格式
《嵌入式系统》试题库
18、ARM7微处理器的有哪两种工作状态。
答：ARM状态（32位指令）和 Thumb 状态（16位指令）。
Thumb状态的区别及如何进行状态切
19、简述ARM和 换。
答：ARM状态是32 位指令，Thumb 状态是16位指令。
状态：执行BX指令，当操作数寄存器最低位1时，可以使微处理
ARM 进入Thumb 为 器从
状态（处理器工作
Thumb 在 Thumb状态，如果发生异常并进入异常处理子程 状态切换到
序，则异常处理完毕返回时，自动
ARM状态切换到Thumb 状态）。 从
时，可以使微处理器
Thumb 进入ARM状态：执行BX指令，当操作数寄存器最低位为0 从
ARM状态（处理器工作Thumb状态，如果发生异常并进入异常处理子程在 序， 状态切换到
Thumb状态切换则进入时处理器自 到 ARM状态）。 动从
20、SRAM有何特点。
答：SRAM属于高速存储器，价格较高，一般均用于对速度和性能要求较高的场合。常用 的异步 SRAM访存周期在 7ns至100ns之间，SRAM的单片容量不大，大多在几 K至几百 K之间。SRAM存储器芯片有 4位、8位、16位、32位等多种位宽，这种存储器的访存接 口和操作时序最为简单。
21、DRAM有何特点。
答：DRAM和SRAM均属于 RAM存储器，DRAM的特点是存储密度很大，速度比 SRAM
慢，单位存储成本较低，一般用于对容量要求较高的场合。常用的单片 DRAM存储器容 量在几百千至几百兆字节之间，访存周期一般是几十纳秒。
22、EEPROM有何特点。
答：非挥发；存储密度小；单位存储成本较高；容量小；写入有限制，页写要等待；接口 时序简单，一般采用串行接口；小量参数存储。
23、Flash有何特点。
第16页共44页
专业资料整理
WORD格式
WORD完美格式
《嵌入式系统》试题库
答：非挥发；存储密度大；单位存储成本较低；容量较大；接口时序复杂 Block 写。
——需要擦除及
24、FRAM有何特点。
答：非挥发；功耗低；读写速度快；接口时序简单；类似 SRAM接口；成本高。
25、什么是标准 TTL电平？有何特点。 答：发送端：高电平 >2.0V，低电平<0.8V。 特点：噪声容限小，负载能力弱。
>2.4V，低电平<0.4V；接收端：高电平
26、什么是标准 CMOS电平？有何特点。 答：发送端：高电平 高电平 >0.7Vdd，低电平<0.3Vdd。 特点：噪声容限大，负载能力强。
>0.9Vdd，低电平<0.1Vdd；接收端：
27、锁存器和触发器有何区别。
答：锁存器是电平有效，触发器是边沿有效。
28、什么是建立时间？
答：在时钟信号边沿到来之前，数据信号必须提前一段时间保持稳定有效。所有数据信号 在时钟信号边沿（触发器采集）前一段时间内必须满足建立时间的要求。
29、什么是保持时间？
答：在时钟信号边沿到来之后，数据信号必须在随后的一段时间内保持稳定有效。所有数 据信号在时钟信号边沿（触发器采集）后一段时间内必须满足保持时间的要求。
30、什么是访存时序配合？
答：存控发出的信号要满足存储器的时序要求，存储器返回的信号要满足存控的时序要求。
31、在使用存储器芯片与处理器接口时，应当注意什么问题？
专业资料整理
相关推荐：
loading