常州信息职业技术学院电子与电气工程学院 毕业设计论文
第1章 前言
电子设计自动化EDA（Electronic Design Automation）技术是现代电子工程领域的一门新技术，是一种以计算机为基本工作平台,利用计算机图形学拓扑逻辑学、计算数学以致人工智能学等多种计算机应用科学的最新成果而开发出来的一整套软件工具。它主要采用并行工程和自顶向下的设计方法,从系统设计入手,在顶层的功能方框图一级进行仿真、纠错,并用VHDL、VerilogHDL等硬件描述语言对高层次的系统行为进行描述,在系统一级进行验证,最后再用逻辑综合优化工具生成具体的门级逻辑电路的网表,其对应的物理实现级可以是印刷电路板或专用集成电路ASIC。 VHDL即超高速集成电路硬件描述语言,主要用于数字系统的结构、功能和接口。
数字频率计是数字电路中的典型应用，在现代电子领域中是不可缺少的电子测量仪器。传统的数字频率计是由中大规模集成电路构成，但这类频率计会产生比较大的 延时，测量范围较小，精度不高，可靠性差且电路复杂。随着集成电路技术的发展，可以将整个系统集成到一个块上，实现所谓的片上系统（SOC）。片上系统的实现将大大减小系统的体积，降低系统的成本，提高系统的处理速度和可靠性。
所谓频率，就是周期性信号在单位时间内变化的次数。本次设计方案的基本思想是分为五个模块来实现其功能的。分别是：分频模块、十进制计数模块、锁存模块、译码模块和系统模块。
1
常州信息职业技术学院电子与电气工程学院 毕业设计论文
第2章 EDA的发展历程及其应用
2.1 电子设计自动化发展概述
2.1.1什么是电子设计自动化
在电子设计技术领域，可编程逻辑器件（如PLD）的应用，已有了很好的普及。这些器件为数字系统的设计带来了极大地灵活性。由于这类器件可以通过软件编程而对其硬件的结构和工作方式进行重构，使得硬件的设计可以如同软件设计那样方便快捷。这一切极大地改变了传统的数字系统设计方法、设计过程、乃至设计观念。纵观可编程逻辑器件的发展史，它在结构原理、集成规模、下载方式、逻辑设计手段等方面的每一次进步都为现在电子技术的革命与发展提供了不可或缺的强大动力。随着可编程逻辑器件集成规模不断扩大，自身功能的不断完善和计算机辅助设计技术的提高，在现在电子设计领域中得EDA便应运而生了。传统的数字电路设计模式，如利用卡诺图的逻辑化简手段以及难懂的布尔方程表达方式和相应的TTL或4000系列小规模集成芯片的堆砌技术正在迅速地推出历史舞台。
电子设计自动化（EDA）是一种实现电子系统或电子产品自动化设计的技术，它与电子技术、微电子技术的发展密切相关，吸引了计算机科学领域的大多数最新研究成果，以高性能的计算机作为工作平台，根据硬件描述语言HDL完成的设计文件，自动地完成逻辑编译、化简、分割、综合及优化、布局线、仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。设计者的工作仅限于利用软件的方式来完成对系统硬件功能的描述，在EDA工具的帮助下和应用相应的FPGA/CPLD器件，就可以得到最后的设计结果，尽管目标系统是硬件，但整个设计和修改过程如同完成软件设计一样方便和高效。 2.1.2 EDA的发展阶段及特点
EDA技术的发展始于70年代，至今经历了三个阶段。
电子线路的CDA（计算机辅助设计）是EDA发展的初级阶段，是高级EDA系统的重要组成部分。它利用计算机的图形编辑、分析和存储等能力，协助工程师设计电子系统的电路图、印制电路板和集成电路板图，采用二维图形编辑与分析，主要解决电子线路设计后期的大量重复性工作，可以减少设计人员的繁琐重复工作 ，但自动化程度低，需要人工干预整个设计过程。这类专用软件被广泛应用于工程设计中。
80年代初期，EDA技术开始技术设计过程的分析，推出了以仿真（逻辑模拟、定时分析和故障仿真）和自动布线与布线为核心的EDA产品，这一阶段的EDA已把三维图形技术、窗口技术、计算机操作系统、网络数据交换、数据库与进程管理等一系列计算机学科的最新成果引入电子设计，形成了CAE-计算机辅助工程。也就是所谓的EDA技术中级阶段。其主要特征是具备了自动布局布线和电路的计算机仿真、分析和验证功能。
90年代出现了以自动综合器和硬件描述语言为基础，全方面支持电子设计自动化的ESDA（电子系统设计自动化），即高级EDA阶段，也就是目前常说的EDA。过去传统的电子系统电子产品的设计方法是采用自底而上的程式，设计者先对系统结构分块，直接进行电路级的设计。EDA技术高级阶段采用一种新的设计概念：自顶而下的设计程式和并行工程的设计方法，设计者的精力主要是集中在所要电
2
常州信息职业技术学院电子与电气工程学院 毕业设计论文
子产品的准确定义上，EDA系统去完成电子产品的系统级至物理级的设计。此阶段EDA技术的主要特征是支持高级语言对系统进行描述，高层次综合理论得到了巨大的发展，可以进行系统级的仿真和综合。图2-1给出了上述EDA发展阶段的示意图。
设计层次 EDA 行为设计 结构设计 逻辑设计 CAD CAE 电路设计 版图设计 1970 1975 1980 1985 1990 1995 图2-1 EDA发展阶段示意图 年代 2.1.3、EDA的应用
随着大规模集成电路技术和计算机技术的不断发展，在涉及通信、国防、医学、航空、工业自动化、计算机应用、仪器仪表等领域的电子系统设计工作中，EDA技术的含量正以惊人的速度上升；电子类的高新技术项目的开发也逾益依赖于EDA技术的应用。即使是普通的电子产品的开发，EDA技术常常是一些原来的技术瓶颈得以轻松突破，从而使得产品的开发周期大为缩短、性能价格比大幅度提高。不言而喻，EDA技术将迅速称为电子设计领域中的极其重要的组成部分。
电子设计专家认为，单片机时代已经结束，未来将是EDA的时代，这是极具深刻洞察力的名世之言。随着微电子技术的飞速进步，电子学进入了一个崭新的时代。其特征是电子技术的应用以空前规模和速度渗透到各行各业。各行业对自己专用集成电路的设计要求日趋迫切，现场可编程器件的广泛应用，为各行业的电子系统设计工程师自行开发本行业专用的ASIC提供了技术和物质条件。与单片机系统开发相比，利用EDA技术对FPGA/CPLD的开发，通常是一种借助于软件方式的纯硬件开发，可以通过这种途径进行专用ASIC开发，而最终的ASIC芯片，可以是FPGA/CPLD，也可以使专制的门阵列掩膜芯片，FPGA/CPLD起到了硬件仿真ASIC芯片的作用。
2.2 基于EDA 的FPGA/CPLD的开发 2.2.1 FPGA/CPLD的介绍
我国的电子设计技术发展到今天，将面临一次更大意义的突破，即FPGA/CPLD（现场可编程门阵列/复杂可编程逻辑器件）在EDA基础上的广泛应用 。
FPGA和CPLD都是高密度现场可编程逻辑芯片，都能够将大量的逻辑功能集成于一个单片集成电路中，其集成度已经发展到现在的几百万门。CPLD是由PAL（可编程阵列逻辑）或GAL（通用阵列逻辑）发展而来的。它采用全局金属互连
3
常州信息职业技术学院电子与电气工程学院 毕业设计论文
导线，因而具有较大的延时可预测性，易于控制时序逻辑；但功耗比较大。FPGA是由掩膜可编程门阵列（MPGA）和可编程逻辑器件二者演变而来的，并将它们的特性结合在一起，因此FPGA既有门阵列的高逻辑密度和通用性，又有可编程逻辑器件的用户可编程特性。FPGA通常由布线资源分隔的可编程逻辑单元构成阵列，又由可编程单元围绕阵列构成整个芯片。其内部资源是分段互联的，因而延时不可预测，只有编程完毕后才能实际测量。
CPLD和FPGA建立内部可编程逻辑连接关系的编程技术有三种：基于反熔丝技术的器件只允许对器件编程一次，编程后不能修改。其优点是集成度、工作频率和可靠性都很高，适用于电磁辐射干扰较强的恶劣环境。基于EPROM存储器技术的可编程和用下载电缆编程。基于SRAM技术的器件编程数据存储于期间的RAM区中，使得具有用户设计的功能。在系统不加电时，编程数据存储在EPROM、硬盘、或软盘中。系统加电时将这些编程数据及时写入可编程器件，从而实现板级或系统级的动态配置。
2.2.2 基于EDA工具的FPGA/CPLD开发流程
FPGA/CPLD的开发流程：设计开始首先利用EDA工具的文本或图形编辑器将设计者的设计意图用文本方式（如VHDL，Verilog-HDL）或图形方式（原理图、状态图）表达出来。完成设计描述后即可通过编译器进行排错编译，变成特定的文本格式，为下一步的综合做准备。如果编译后形成的文件是标准VHDL文件，在综合前即可以对所描述的内容进行仿真，称为行为仿真。即将设计源程序直接送至VHDL仿真器中仿真。因为此时的仿真只是根据VHDL的语义进行的，与具体电路没有关系。在仿真中，可以充分发挥VHDL中适用于仿真控制的语句，对于大型电路系统的设计，这一仿真过程是十分必要的，但一般情况下，可以略去这一步骤。
设计的第三步骤是综合，将软件设计与硬件的可实现性挂钩，这是将软件转化为硬件电路的关键步骤。综合器对源文件的综合是针对某一FPGA/CPLD供应商的产品系列的，因此，综合后的结果具有硬件可实现性。在综合后，HDL综合器一般可生成EDIF，XNF或VHDL等格式的网表文件，它们从门级描述了最基本的门电路结构。综合通过后必须利用FPGA/CPLD布局、布线适配器将综合后的网表文件针对某一具体的目标器件进行逻辑映射操作，其中包括底层器件配置、逻辑分割、逻辑优化、布局布线。适配完成后，EDA软件将产生针对此项设计的多项结果：适配报告；时序仿真用网表文件；下载文件；适配错误报告等。
将适配器产生的配置/下载文件通过FPGA/CPLD编程器或下载电缆载入目标芯片FPGA或CPLD中，然后进入最后一个步骤：硬件仿真或测试，以便在更真实的环境中检验设计的运行情况。这里所谓的硬件仿真，是针对ASIC设计而言的。在ASIC设计中，比较常用的方法是利用FPGA对系统的设计进行功能检测，通过后再将其VHDL设计以ASIC形式实现；而硬件测试则是针对FPGA或CPLD直接用于电路系统的检测而言的。
2.2.3 用FPGA/CPLD开发的优缺点
基于EDA技术的FPGA/CPLD器件的开发应用可以从根本上解决MCU所遇到的问题。与MCU相比，FPGA/CPLD的优势是多方面的和根本性的，如编程方式简便、先进、高速、高可靠性，开发工具和设计语言的标准化，开发周期短，功能强大，应用广阔等，使FPGA/CPLD以其不可替代的地位及伴随而来的极具知识经济特征的IP芯核产业的崛起，正越来越受到业内人士的密切关注。
FPGA/CPLD设计方法也有其局限性，如FPGA/CPLD设计软件一般需要对电路
4
相关推荐：
loading