水平型微指令解析指令的微程序，有微指令字较长而微程序短的特点，垂直型微 指令则相反，微指令字较短而程序长；D．水平型微指令用户难以掌握，而垂直 型微指令与指令比较相似，相对来说，比较容易掌握
四、计算题（10分）
CPU执行一段程序时，cache完成存取的次数为2420次，主存完成的次数为80次，已知cache存储周期为40ns，主存存储周期为200ns，求cache/主存系统的效率和平均访问时间。（我相信题目又写错了，本应该主存存储周期位240ns但此题改成了200ns,将答案中的Tm改成200即可）
五、设计题（12分）
某机器单字长指令为32位，共有40条指令，通用寄存器有128个，主存最大寻址空间为64M。寻址方式有立即寻址、直接寻址、寄存器寻址、寄存器间接寻址、基值寻址、相对寻址六种。请设计指令格式，并做必要说明。（主存那应该是64K，神马玩意的破试卷）
机器字长32位，主存容量64Mb/2=2的7次方*2的20次方*b，因此MAR=27位
共40条指令，OP段占6位（2的5次方等于32），采用单字长和双字长两种指令格式，其中单字长指令用于算数逻辑和I/O指令，双字长指令用于用于访问主存的指令（你妹啥玩意。。） OP
六、证明题（12分）
一条机器指令的指令周期包括取指（IF）、译码（ID）、执行（EX）、写回（WB）四个过程段，每个过程段1个时钟周期T完成。
先段定机器指令采用以下三种方式执行：①非流水线（顺序）方式，②标量流水线方式，③超标量流水线方式。
请画出三种方式的时空图，证明流水计算机比非流水计算机具有更高的吞吐率。
七、设计题（15分）
CPU的数据通路如图1所示。运算器中R0～R3为通用寄存器，DR为数据缓冲寄存器，PSW为状态字寄存器。D-cache为数据存储器，I-cache为指令存储器，PC为程序计数器（具有加1功能），IR为指令寄存器。单线箭头信号均为微操作控制信号（电位或脉冲），如LR0表示读出R0寄存器，SR0表示写入R0寄存器。
机器指令“STO R1,(R2)”实现的功能是：将寄存器R1中的数据写入到以（R2）为地址的数存单元中。请画出该存数指令周期流程图，并在CPU周期框外写出所需的微操作控制信号。（一个CPU周期含T1～T4四个时钟信号，寄存器打入信号必须注明时钟序号）
解：
本科生期末试卷（六）
一、选择题（每小题1分，共15分）
相关推荐：
loading